WO2013097397A1 - 一种端到端硬件消息传输的实现方法和装置 - Google Patents

一种端到端硬件消息传输的实现方法和装置 Download PDF

Info

Publication number
WO2013097397A1
WO2013097397A1 PCT/CN2012/075465 CN2012075465W WO2013097397A1 WO 2013097397 A1 WO2013097397 A1 WO 2013097397A1 CN 2012075465 W CN2012075465 W CN 2012075465W WO 2013097397 A1 WO2013097397 A1 WO 2013097397A1
Authority
WO
WIPO (PCT)
Prior art keywords
message
interface
controller
output interface
user
Prior art date
Application number
PCT/CN2012/075465
Other languages
English (en)
French (fr)
Inventor
元西西
朱志刚
汪坚
田学红
曾代兵
田万廷
邱芳
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to EP12862413.7A priority Critical patent/EP2800003B1/en
Priority to US14/369,963 priority patent/US9647976B2/en
Publication of WO2013097397A1 publication Critical patent/WO2013097397A1/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/56Unified messaging, e.g. interactions between e-mail, instant messaging or converged IP messaging [CPM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/161Implementation details of TCP/IP or UDP/IP stack architecture; Specification of modified or new header fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Definitions

  • the present invention relates to the field of message passing technology, and in particular, to an implementation method and apparatus for end-to-end hardware message transmission (HMP). Background technique
  • inter-core communication is becoming more and more important.
  • Traditional inter-core communication is usually implemented in a hardware manner of shared memory. As shown in Figure 1, multiple cores are connected to a shared memory through an interconnect system.
  • the advantage of this implementation is that cross-information transmission between multiple cores can be achieved, and the disadvantages include:
  • the message transmission delay is relatively long, because the message transmission needs to be written to the shared memory by the message creator first, and then the message user goes to the shared memory to read. Both operations need to go through the system interconnection network.
  • the path delay is long, and it will compete and decide with other data access to obtain the right to use the bus;
  • FIG. 2 shows the message transmission between the Extendible cores through the direct connection port
  • FIG. 3 shows the first-in-first basis on the basis of FIG. Out (FIFO, First Input First Output) Message transmission.
  • the implementation of the message transmission using the direct connection port has the following drawbacks: First, the processor must be scalable, and can extend the message sending or message receiving port; Second, the method still needs software for message management, and there is no Reducing the overhead of software management only reduces the delay of message transmission. Summary of the invention
  • the main object of the present invention is to provide an implementation method and apparatus for end-to-end hardware message transmission to improve the efficiency of message transmission and reduce the overhead of software management.
  • the present invention provides an apparatus for implementing end-to-end hardware message transmission, the apparatus comprising: a message memory, a controller, a message input and an output interface,
  • the message memory is configured to perform temporary storage of the message
  • the controller is configured to perform hardware mode management of the message, store the message acquired from the message input interface in the message memory, read the message from the message memory, and send the message to the message through the message output interface.
  • the message input interface is used to directly obtain a message created by the message creator under the control of the controller;
  • the message output interface is directly connected to the message user for providing a message to the message user under the control of the controller.
  • the message input interface is a master device master interface or a slave device slave interface.
  • the message input interface acquires a message created by the message creator in an active manner under the control of the controller.
  • the message input interface acquires a message created by the message creator in a passive manner under the control of the controller;
  • the message output interface is a master interface or a slave interface.
  • the message output interface is activated in an active manner under the control of the controller.
  • the message user provides a message; when the message output interface is a slave interface, the message output interface provides a message to the message user in a passive manner under the control of the controller.
  • the message created by the message creator is obtained in an active manner under the control of the controller, including:
  • the controller acquires a state of a message creator through a message input interface, and extracts a message from a buffer of the message creator according to the state;
  • the controller periodically extracts a message from the buffer of the message creator through a message input interface.
  • the message created by the message creator is obtained in a passive manner under the control of the controller, including:
  • the controller receives a message sent by the message creator through a message input interface.
  • the providing the message to the message user in an active manner under the control of the controller includes: the controller acquiring the state of the message user through the message output interface, and reading the message from the message memory according to the state And sent to the message user through a message output interface;
  • the controller periodically reads a message from the message store and sends it to the message consumer via the message output interface.
  • the providing the message to the message user in a passive manner under the control of the controller includes: the controller providing a message queue status to the message user through the message output interface, and acquiring the message user through the message output interface Reading a message according to the message queue status, reading a message from the message memory according to the read request, and sending the message to the message user through a message output interface;
  • the controller acquires a read request periodically issued by the message user through the message output interface, reads a message from the message memory according to the read request, and sends the message to the message user through the message output interface.
  • the present invention also provides an implementation method of end-to-end hardware message transmission, the method includes: the controller acquires a message created by a directly connected message creator through a message input interface, and temporarily stores the acquired message in a message memory, The message stored in the message memory is managed in hardware mode; the message is read from the message memory and the read message is sent to the directly connected message consumer via the message output interface.
  • the message input interface is a master device master interface or a slave device slave interface.
  • the message input interface acquires a message created by the message creator in an active manner under the control of the controller.
  • the message input interface acquires a message created by the message creator in a passive manner under the control of the controller;
  • the message output interface is a master interface or a slave interface.
  • the message output interface When the message output interface is a master interface, the message output interface provides a message to the message user in an active manner under the control of the controller;
  • the output interface When the output interface is a slave interface, the message output interface provides a message to the message user in a passive manner under the control of the controller.
  • the message input interface acquires the message created by the message creator in an active manner under the control of the controller, including:
  • the controller acquires a state of a message creator through a message input interface, and extracts a message from a buffer of the message creator according to the state;
  • the controller periodically extracts a message from the buffer of the message creator through a message input interface.
  • the message input interface acquires a message created by the message creator in a passive manner under the control of the controller, including:
  • the controller receives a message sent by the message creator through a message input interface.
  • the message output interface sends the read message to the message user in an active manner under the control of the controller, including: The controller acquires a state of the message user through the message output interface, reads a message from the message memory according to the state, and sends the message to the message user through the message output interface;
  • the controller periodically reads a message from the message store and sends it to the message consumer via the message output interface.
  • the message output interface sends the read message to the message user in a passive manner under the control of the controller, including:
  • the controller provides a message queue status to the message user through the message output interface, and obtains a read request issued by the message user according to the message queue status through the message output interface, and reads from the message memory according to the read request.
  • the message is sent to the message user through a message output interface;
  • the controller acquires a read request periodically issued by the message user through the message output interface, reads the message from the message memory according to the read request, and sends the message to the message user through the message output interface.
  • the invention provides an end-to-end hardware message transmission implementation method and device, and the hardware HMP device is directly connected with the message creator and the message user, and the end-to-end message transmission is no longer complicated.
  • the system the delay of the data access path is shortened compared to the existing shared memory scheme, and the delay of the competition and the decision in the complex interconnection system and the decision failure waiting delay are omitted; the message of the present invention Management is done by the controller of the hardware, which saves the overhead of software buffer management of the message compared to the existing solution. Therefore, the present invention can improve the efficiency of message transmission and reduce the overhead of software management.
  • FIG. 1 is a schematic diagram of a hardware implementation manner of a shared memory type message transmission in the prior art
  • FIG. 2 is a schematic diagram of a hardware implementation manner of message transmission through a direct interface in the prior art
  • 3 is a schematic diagram of a hardware implementation manner of message transmission through a direct interface in the prior art.
  • FIG. 4 is a schematic diagram of a hardware implementation manner of an HMP according to an embodiment of the present invention
  • FIG. 5 is a schematic structural diagram of a structure of an HMP device according to an embodiment of the present invention.
  • FIG. 6 is a schematic diagram of one-to-one end-to-end hardware message transmission from a main mode according to Embodiment 1 of the present invention.
  • FIG. 7 is a schematic diagram of a one-to-one slave-to-end hardware message transmission according to a second embodiment of the present invention.
  • FIG. 8 is a schematic diagram of end-to-end hardware message transmission of a one-to-one main master mode according to Embodiment 3 of the present invention.
  • Figure 9 is a schematic illustration of end-to-end hardware messaging of a one-to-one master-slave mode in accordance with a fourth embodiment of the present invention. detailed description
  • FIG. 4 A schematic diagram of a hardware implementation manner of an HMP according to an embodiment of the present invention is shown in FIG. 4.
  • the HMP device is externally connected with various function modules (Function Modules) for implementing message transmission between different functional units;
  • the unit can be core, or it can be a hardware accelerator, a chip, and so on. That is, the present invention is applicable not only to on-chip but also to message transfer between inter-chip functional units.
  • the structure of the HMP device used to implement message transmission between different functional units is as shown in FIG. 5, which mainly includes: message storage, controller, message input and output interface (interface d, message memory, used) a temporary storage of the message.
  • the controller is configured to perform hardware management of the message, store the message acquired from the message input interface in the message memory, read the message from the message memory, and send the message to the message user through the message output interface.
  • Message input interface (corresponding to interface A in Figure 5), directly connected to the message creator, used in the controller Under control, the message created by the message creator is obtained in an active or passive manner.
  • Message output interface corresponding to interface A in Figure 5
  • the message input interface and the message output interface can be made into a master device as needed.
  • the interface protocol is not limited. It can be a standard interface or a custom interface. It can be designed according to actual needs.
  • the message input interface can be a master interface or a slave interface.
  • the message input interface acquires the message created by the message creator in an active manner under the control of the controller;
  • the message input interface acquires the message created by the message creator in a passive manner under the control of the controller;
  • the message output interface can also be a master interface or a slave interface.
  • the message output interface When the message output interface is the master interface, the message output interface provides a message to the message user in an active manner under the control of the controller; when the message output interface is a slave interface The message output interface provides a message to the message user in a passive manner under the control of the controller.
  • the method for end-to-end hardware message transmission implemented by the above HMP device mainly includes: the controller acquires a message created by the directly connected message creator through the message input interface, and temporarily stores the acquired message in the message memory, and stores the message in the message memory.
  • the message in the middle performs hardware mode management; reads the message from the message memory, and sends the read message to the directly connected message user through the message output interface.
  • the message input interface can be a master interface or a slave interface.
  • the message input interface acquires the message in an active manner under the control of the controller.
  • the message created by the creator when the message input interface is a slave interface, the message input interface acquires the message created by the message creator in a passive manner under the control of the controller;
  • the message output interface can also be a master interface or a slave interface.
  • the message output interface When the message output interface is the master interface, the message output interface provides a message to the message user in an active manner under the control of the controller; when the message output interface is a slave interface The message output interface provides a message to the message user in a passive manner under the control of the controller.
  • the message input interface acquires the message created by the message creator in an active manner under the control of the controller, including:
  • the controller obtains the state of the message creator through the message input interface, and extracts the message from the buffer of the message creator according to the state;
  • the controller periodically withdraws from the buffer of the message creator through the message input interface, and the message input interface acquires the message created by the message creator in a passive manner under the control of the controller, including: the controller receives the message through the message input interface. The message sent by the message creator.
  • the message output interface sends the read message to the message user in an active manner under the control of the controller, including:
  • the controller acquires the status of the message user through the message output interface, reads the message from the message memory according to the status, and sends the message to the message user through the message output interface;
  • the controller periodically reads the message from the message memory and sends it to the message consumer via the message output interface.
  • the message output interface sends the read message to the message user in a passive manner under the control of the controller, including:
  • the controller provides a message queue state to the message consumer through the message output interface, and obtains a read request issued by the message user according to the message queue state through the message output interface, reads the message from the message memory according to the read request, and sends the message to the message output interface.
  • the controller obtains a read request periodically issued by the message user through the message output interface, reads the message from the message memory according to the read request, and sends the message to the message user through the message output interface.
  • Function Module 0 functional unit 0
  • Function Module 1 Function unit 1
  • m indicates that the data interface behavior is master
  • s indicates that the data interface behavior is slave
  • master is the initiator of the message transmission
  • slave is the message The recipient or responder of the transmission.
  • the message creator and the message user in the embodiment of the present invention may be various Function Modules, such as: core, hardware accelerator, chip, and the like.
  • the first embodiment of the present invention describes a one-to-one end-to-end hardware message transmission from a main mode, wherein a message input interface of the HMP device is implemented by a slave interface (such as the message transmission interface MPI in FIG. 6).
  • the s interface is the message input interface;
  • the message output interface is implemented by the master interface (as shown in Figure 6, the M interface of the MPI is the message output interface;).
  • the process of message transmission mainly includes:
  • Step 601 The message creator (Function Module 0) directly sends the created message to the message input interface interface A of the HMP device (ie, the MPI s interface in Figure 6).
  • the message creator is the initiator of the message transmission, and actively sends the created message directly to the message input interface of the HMP device.
  • Step 602 The interface A transmits the received message to the controller of the HMP device, step 603, and the controller of the HMP device stores the message in the buffer (buffer area) or memory (memory) of the HMP device, that is, the message memory, and maintains the write pointer.
  • Step 604 the controller of the HMP device obtains the message user through interface B.
  • Function Module 1 in order to determine when to get the message from the buffer or memory, or according to the timer (time) to determine when to get the message from the buffer or memory; send the message to interface B (ie 6 MPI m interface), while maintaining the read pointer.
  • Step 605 The message output interface interface B of the HMP device sends the message to the message user according to the interface protocol.
  • the first embodiment of the present invention describes a one-to-one slave-to-end hardware message transmission, wherein the message input interface of the HMP device is implemented by a slave interface (as shown in the left side of the MPI in FIG. 7).
  • the s interface is the message input interface;
  • the message output interface is also implemented by the slave interface (as shown in Figure 7, the s interface on the right side of the MPI is the message output interface).
  • the process of message transmission mainly includes:
  • Step 701 The message creator (Function Module 0) directly sends the created message to the message input interface interface A of the HMP device (ie, the s interface on the left side of the MPI in FIG. 7).
  • the message creator is the initiator of the message transmission, and actively sends the created message directly to the message input interface of the HMP device.
  • Step 702 The interface A sends the received message to the controller of the HMP device, step 703, and the controller of the HMP device stores the message in the buffer or memory of the HMP device, and maintains the write pointer.
  • Step 704 the message user (Function Module 1) obtains the message queue status through interface B (ie, the s interface on the right side of the MPI in FIG. 7), thereby determining when to obtain information, or the message user determines according to the timing. Get information when.
  • interface B ie, the s interface on the right side of the MPI in FIG. 7
  • Step 705 The message user reads the message through the message output interface interface B of the HMP device.
  • Step 706 interface B of the HMP device sends a read request to the controller.
  • Step 707 The controller of the HMP device reads the message from the buffer or the memory and sends it to the interface B, while maintaining the read pointer in its own buffer.
  • Step 708 Interface B of the HMP device returns a message provided by the controller to the message user.
  • the first embodiment of the present invention describes an end-to-end hardware message transmission of a one-to-one main master mode, wherein a message input interface of the HMP device is implemented by a master interface (as shown in the left side of the MPI in FIG. 8).
  • the m interface is the message input interface;
  • the message output interface is also implemented by the master interface (as shown in Figure 8, the m interface on the right side of the MPI is the message input interface).
  • the process of its message transmission mainly includes:
  • step 801 the message creator (Function Module 0) will create the message in its own buffer.
  • Step 802 The HMP device obtains the status of the message creator through interface A (ie, the m interface on the left side in the MPI in FIG. 8), thereby determining when to retrieve the message from the message creator, or determining when to receive the message according to the timing.
  • the creator takes the message; sends the retrieved message to the controller of the HMP device.
  • Step 803 The controller of the HMP device stores the message in the buffer or memory of the HMP device, and maintains the write pointer.
  • Step 804 The controller of the HMP device obtains the interface state of the message user ( Function Module 1 ) through the interface B, and accordingly determines when to withdraw the message from the buffer or the memory, or determines the time from the buffer according to the timer. Or memory to get the message; the message is sent to interface B (that is, the m interface on the right side of the MPI in Figure 8), while maintaining the read pointer.
  • Step 805 The message output interface interface B of the HMP device sends the message to the message user according to the interface protocol.
  • the first embodiment of the present invention describes an end-to-end hardware message transmission of a one-to-one master-slave mode, wherein a message input interface of the HMP device is implemented by a master interface (as shown in FIG. For the message input interface), the message output interface is also implemented by the slave interface (as shown in Figure 9, the MSI s interface is the message input interface).
  • the process of message transmission mainly includes: In step 901, the message creator (Function Module 0) will create the message in its own buffer.
  • Step 902 The HMP device obtains the status of the message creator through interface A (ie, the M interface of the MPI in FIG. 9), thereby determining when to retrieve the message from the message creator, or determining when to get from the message creator according to the timing. Take the message; send the retrieved message to the controller of the HMP device.
  • interface A ie, the M interface of the MPI in FIG. 9
  • Step 903 The controller of the HMP device stores the message in the buffer or memory of the HMP device, and maintains the write pointer.
  • Step 904 the message user (Function Module 1) obtains the message queue status through interface B (ie, the MSI s interface in FIG. 9), thereby determining when to obtain information, or the message user determines when to obtain information according to the timing. .
  • interface B ie, the MSI s interface in FIG. 9
  • Step 905 The message user reads the message through the message output interface interface B of the HMP device.
  • Step 906 interface B of the HMP device sends a read request to the controller.
  • Step 907 The controller of the HMP device reads the message from buffer or memory and sends it to interface B, while maintaining the read pointer in its own buffer.
  • Step 908 interface B of the HMP device returns a message to the message consumer.

Abstract

本发明公开了一种端到端硬件消息传输的实现方法和装置,装置包括:消息存储器、控制器、消息输入和输出接口。消息存储器,用于执行消息的暂存;控制器,用于执行消息的硬件方式管理,将从消息输入接口获取的消息存储在消息存储器中,从消息存储器中读取消息并通过消息输出接口发送给消息使用者;消息输入接口,直连消息创建者,用于在控制器的控制下,获取消息创建者创建的消息;消息输出接口,直连消息使用者,用于在控制器的控制下,向消息使用者提供消息。通过本发明,能够提高消息传输的效率,并减少软件管理的开销。

Description

一种端到端硬件消息传输的实现方法和装置 技术领域
本发明涉及消息传输( message passing )技术领域, 尤其涉及一种端到 端硬件消息传输( HMP, Hardware Message Passing ) 的实现方法和装置。 背景技术
随着技术的发展, 系统越来越复杂, 集成的核(core )数量也越来越多, 核间通信也越来越重要。 传统的核间通信通常采用共享存储器 (share memory ) 的硬件方式来实现, 如图 1所示, 多个核通过互连系统与一个共 享的存储器相连。 这种实现方式的优点是可以实现多个核之间的交叉信息 传输, 而缺点包括:
一、 消息传输延时比较长, 这是由于消息的传输需要先由消息创建者 写入到共享存储器, 然后由消息使用者去共享存储器读取, 这两个操作都 需要经过系统互连网络, 通路延时比较长, 而且还会与其它的数据访问进 行竟争和判决, 以获取总线的使用权;
二、 需要软件进行消息管理, 因为共享存储器只能用来暂存消息, 创 建者将消息写入到共享存储器后要中断并通知消息使用者, 消息创建者和 消息使用者要共享管理维护消息队列指针, 以避免消息覆盖和消息重复使 用等问题。
在实际应用中的很多情况下, 消息使用者是确定的, 消息使用的频次 和时间也是确定的; 针对这种情况, 目前一些方案为提高消息传输效率, 减少传输延时, 采用直连接口进行消息传输, 如图 2和图 3所示, 其中, 图 2示出了可扩展的核( Extendible core )之间通过直连接口进行消息传输, 图 3示出了在图 2基础上按照先入先出 ( FIFO, First Input First Output )的 消息传输。 这种采用直连接口进行消息传输的实现方式存在以下缺陷: 一 是处理器必须是可扩展的, 可以扩展出消息发送或消息接收端口来; 二是 此方法依然需要软件进行消息管理, 并没有减少软件管理的开销, 只是减 少了消息传输的延时。 发明内容
有鉴于此, 本发明的主要目的在于提供一种端到端硬件消息传输的实 现方法和装置, 以提高消息传输的效率, 并减少软件管理的开销。
为达到上述目的, 本发明的技术方案是这样实现的:
本发明提供了一种端到端硬件消息传输的实现装置, 该装置包括: 消 息存储器、 控制器、 消息输入和输出接口,
所述消息存储器, 用于执行消息的暂存;
所述控制器, 用于执行消息的硬件方式管理, 将从消息输入接口获取 的消息存储在所述消息存储器中, 从所述消息存储器中读取消息并通过所 述消息输出接口发送给消息使用者;
所述消息输入接口, 直连消息创建者, 用于在所述控制器的控制下, 获取消息创建者创建的消息;
所述消息输出接口, 直连消息使用者, 用于在所述控制器的控制下, 向消息使用者提供消息。
所述消息输入接口为主设备 master接口或从设备 slave接口,当所述消 息输入接口为 master接口时, 所述消息输入接口在控制器的控制下, 以主 动的方式获取消息创建者创建的消息;当所述消息输入接口为 slave接口时, 所述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建 的消息;
所述消息输出接口为 master接口或 slave接口,当所述消息输出接口为 master接口时, 所述消息输出接口在控制器的控制下, 以主动的方式向消 息使用者提供消息; 当所述消息输出接口为 slave接口时, 所述消息输出接 口在控制器的控制下, 以被动的方式向消息使用者提供消息。
所述在控制器的控制下, 以主动的方式获取消息创建者创建的消息, 包括:
所述控制器通过消息输入接口获取消息创建者的状态, 并依据所述状 态从所述消息创建者的緩沖区中提取消息;
或者, 所述控制器通过消息输入接口定时从所述消息创建者的緩沖区 中提取消息。
所述在控制器的控制下, 以被动的方式获取消息创建者创建的消息, 包括:
所述控制器通过消息输入接口接收所述消息创建者主动发来的消息。 所述在控制器的控制下, 以主动的方式向消息使用者提供消息, 包括: 所述控制器通过消息输出接口获取消息使用者的状态 , 依据所述状态 从所述消息存储器中读取消息并通过消息输出接口发送到所述消息使用 者;
或者, 所述控制器器定时从所述消息存储器中读取消息并通过消息输 出接口发送到消息使用者。
所述在控制器的控制下, 以被动的方式向消息使用者提供消息, 包括: 所述控制器通过消息输出接口向消息使用者提供消息队列状态, 并通 过所述消息输出接口获取消息使用者依据消息队列状态发出的读请求, 依 据所述读请求从所述消息存储器中读取消息并通过消息输出接口发送到所 述消息使用者;
或者, 所述控制器通过消息输出接口获取消息使用者定时发出的读请 求, 依据所述读请求从所述消息存储器中读取消息并通过消息输出接口发 送到所述消息使用者。 本发明还提供了一种端到端硬件消息传输的实现方法, 该方法包括: 控制器通过消息输入接口获取直连的消息创建者创建的消息, 并将获 取的消息暂存在消息存储器中, 对存储在所述消息存储器中的消息执行硬 件方式管理; 从所述消息存储器中读取消息, 并通过所述消息输出接口将 读取的消息发送给直连的消息使用者。
所述消息输入接口为主设备 master接口或从设备 slave接口,当所述消 息输入接口为 master接口时, 所述消息输入接口在控制器的控制下, 以主 动的方式获取消息创建者创建的消息;当所述消息输入接口为 slave接口时, 所述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建 的消息;
所述消息输出接口为 master接口或 slave接口,当所述消息输出接口为 master接口时, 所述消息输出接口在控制器的控制下, 以主动的方式向消 息使用者提供消息; 当所述消息输出接口为 slave接口时, 所述消息输出接 口在控制器的控制下, 以被动的方式向消息使用者提供消息。
所述消息输入接口在控制器的控制下, 以主动的方式获取消息创建者 创建的消息, 包括:
所述控制器通过消息输入接口获取消息创建者的状态, 并依据所述状 态从所述消息创建者的緩沖区中提取消息;
或者, 所述控制器通过消息输入接口定时从所述消息创建者的緩沖区 中提取消息。
所述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者 创建的消息, 包括:
所述控制器通过消息输入接口接收所述消息创建者主动发来的消息。 所述消息输出接口在控制器的控制下, 以主动的方式将读取的消息发 送给消息使用者, 包括: 所述控制器通过消息输出接口获取消息使用者的状态, 依据所述状态 从所述消息存储器中读取消息并通过消息输出接口发送到所述消息使用 者;
或者, 所述控制器器定时从所述消息存储器中读取消息并通过消息输 出接口发送到消息使用者。
所述消息输出接口在控制器的控制下, 以被动的方式将读取的消息发 送给消息使用者, 包括:
所述控制器通过消息输出接口向消息使用者提供消息队列状态, 并通 过所述消息输出接口获取消息使用者依据消息队列状态发出的读请求, 依 据所述读请求从所述消息存储器中读取消息并通过消息输出接口发送到所 述消息使用者;
或者, 所述控制器通过消息输出接口获取消息使用者定时发出的读请 求, 依据所述读请求从所述消息存储器中读取消息并通过消息输出接口发 送到所述消息使用者。
本发明所提供的一种端到端硬件消息传输的实现方法和装置, 采用硬 件的 HMP装置直接与消息创建者和消息使用者相连的方式,其端到端的消 息传输不再经过复杂的互连系统, 相比现有共享存储器的方案, 数据访问 通路的延时得以缩短, 同时也省去了复杂的互连系统中竟争和判决的时延、 以及判决失效等待时延; 本发明的消息管理由硬件的控制器来完成, 相比 现有方案, 省去了对消息的软件緩沖管理的开销。 因此, 本发明能够提高 消息传输的效率, 并减少软件管理的开销。 附图说明
图 1为现有技术中共享存储器式的消息传输的硬件实现方式示意图; 图 2为现有技术中通过直接接口进行消息传输的硬件实现方式示意图 图 3 为现有技术中通过直接接口进行消息传输的硬件实现方式示意图 图 4为本发明实施例中 HMP的硬件实现方式的示意图;
图 5为本发明实施例中 HMP装置的组成结构示意图;
图 6为本发明实施例一的一对一从主模式的端到端硬件消息传输的示 意图;
图 7 为本发明实施例二的一对一从从模式的端到端硬件消息传输的示 意图;
图 8 为本发明实施例三的一对一主主模式的端到端硬件消息传输的示 意图;
图 9为本发明实施例四的一对一主从模式的端到端硬件消息传输的示 意图。 具体实施方式
下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。 本发明实施例提供的一种 HMP的硬件实现方式的示意图,如图 4所示, HMP装置外接各种功能单元( Function Module ),用以实现不同功能单元之 间的消息传输; 此处的功能单元可以是 core , 也可以是硬件加速器 ( accelerator ), 芯片等等。 即本发明不仅适用于芯片内, 也适用于片间功能 单元的消息传递。
用以实现不同功能单元之间的消息传输的 HMP装置结构如图 5所示, 主要包括: 消息存储器(storage ), 控制器( controller )、 消息输入和输出接 口 (interface d 其中, 消息存储器, 用于执行消息的暂存。 控制器, 用于 执行消息的硬件方式管理, 将从消息输入接口获取的消息存储在消息存储 器中, 从消息存储器中读取消息并通过消息输出接口发送给消息使用者。 消息输入接口 (对应图 5中的接口 A ), 直连消息创建者, 用于在控制器的 控制下, 以主动或被动的方式获取消息创建者创建的消息。 消息输出接口
(对应图 5中的接口 B ), 直连消息使用者, 用于在控制器的控制下, 以主 动或被动的方式向消息使用者提供消息。
较佳的, 消息输入接口和消息输出接口可以根据需要做成主设备
( master )接口或从设备 ( slave )接口, 其中 master接口主要实现直接存储 器访问 ( DMA , Direct Memory Access )功能。 在消息创建者不能自主发送 消息时, 消息输入接口以 master实现; 否则, 以 slave接口实现。 在消息接 收者不能自主获取消息时, 消息输出接口以 master实现; 否则, 以 slave接 口实现。 接口协议不限, 可以是标准接口, 也可以是自定义接口, 具体根 据实际需要设计。
也就是说, 消息输入接口可以为 master接口或 slave接口, 当消息输入 接口为 master接口时, 消息输入接口在控制器的控制下, 以主动的方式获 取消息创建者创建的消息; 当消息输入接口为 slave接口时, 消息输入接口 在控制器的控制下, 以被动的方式获取消息创建者创建的消息;
消息输出接口也可以为 master接口或 slave接口, 当消息输出接口为 master接口时, 消息输出接口在控制器的控制下, 以主动的方式向消息使 用者提供消息; 当消息输出接口为 slave接口时, 消息输出接口在控制器的 控制下, 以被动的方式向消息使用者提供消息。
由上述 HMP装置实现的端到端硬件消息传输的方法主要包括:控制器 通过消息输入接口获取直连的消息创建者创建的消息, 并将获取的消息暂 存在消息存储器中, 对存储在消息存储器中的消息执行硬件方式管理; 从 消息存储器中读取消息, 并通过消息输出接口将读取的消息发送给直连的 消息使用者。
消息输入接口可以为 master接口或 slave接口, 当消息输入接口为 master接口时, 消息输入接口在控制器的控制下, 以主动的方式获取消息 创建者创建的消息; 当消息输入接口为 slave接口时, 消息输入接口在控制 器的控制下, 以被动的方式获取消息创建者创建的消息;
消息输出接口也可以为 master接口或 slave接口, 当消息输出接口为 master接口时, 消息输出接口在控制器的控制下, 以主动的方式向消息使 用者提供消息; 当消息输出接口为 slave接口时, 消息输出接口在控制器的 控制下, 以被动的方式向消息使用者提供消息。
其中, 消息输入接口在控制器的控制下, 以主动的方式获取消息创建 者创建的消息, 包括:
控制器通过消息输入接口获取消息创建者的状态, 并依据状态从消息 创建者的緩沖区中提取消息;
或者, 控制器通过消息输入接口定时从消息创建者的緩沖区中提取消 消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建 的消息, 包括: 控制器通过消息输入接口接收消息创建者主动发来的消息。
消息输出接口在控制器的控制下, 以主动的方式将读取的消息发送给 消息使用者, 包括:
控制器通过消息输出接口获取消息使用者的状态, 依据状态从消息存 储器中读取消息并通过消息输出接口发送到消息使用者;
或者, 控制器器定时从消息存储器中读取消息并通过消息输出接口发 送到消息使用者。
消息输出接口在控制器的控制下, 以被动的方式将读取的消息发送给 消息使用者, 包括:
控制器通过消息输出接口向消息使用者提供消息队列状态, 并通过消 息输出接口获取消息使用者依据消息队列状态发出的读请求, 依据读请求 从消息存储器中读取消息并通过消息输出接口发送到消息使用者; 或者, 控制器通过消息输出接口获取消息使用者定时发出的读请求, 依据读请求从消息存储器中读取消息并通过消息输出接口发送到消息使用 者。
下面参照图 5所示的 ΗΜΡ装置结构,并结合具体实施例对本发明的端 到端硬件消息传输方法和系统进一步详细阐述。
实施例可以根据需要组合, 后续给出较常用的一对一的几种应用实施 方式, 如附图 6~9所示, 其中箭头所指示的方向表示消息的流向, Function Module 0 (功能单元 0 )代表消息创建者, Function Module 1 (功能单元 1 ) 代表消息使用者, "m" 表示数据接口行为是 master, "s" 表示数据接口行 为是 slave, master是消息传输的发起者, slave是消息传输的接受者或响应 者。 另夕卜,本发明实施例中的消息创建者和消息使用者可以是各种 Function Module, 如: core、 硬件加速器、 芯片等等。
如图 6所示, 本发明的实施例一是描述一对一从主模式的端到端硬件 消息传输, 其中 HMP装置的消息输入接口以 slave接口来实现(如图 6中 消息传输接口 MPI的 s接口即为消息输入接口;), 消息输出接口以 master 接口来实现(如图 6中 MPI的 m接口即为消息输出接口;)。 其消息传输的 流程主要包括:
步驟 601 ,消息创建者( Function Module 0 )将创建的消息直接送达 HMP 装置的消息输入接口 interface A (即图 6中 MPI的 s接口)。
本实施例中, 消息创建者是消息传输的发起者, 其主动将创建的消息 直接送达 HMP装置的消息输入接口。
步驟 602 , interface A将收到的消息传给 HMP装置的 controller 步驟 603 , HMP装置的 controller将消息存入 HMP装置的 buffer (緩 沖区)或 memory (存储器)、 即消息存储器, 同时维护写指针。
步驟 604, HMP装置的 controller通过 interface B 获取消息使用者 ( Function Module 1 ) 的接^ ^夫态, 依此决定何时从 buffer或 memory取出 消息, 或者根据定时( timer )来决定何时从 buffer或 memory取出消息; 将 消息送给 interface B (即图 6中 MPI的 m接口), 同时维护读指针。
步驟 605 , HMP装置的消息输出接口 interface B根据接口协议将消息 送给消息使用者。
如图 7所示, 本发明的实施例一是描述一对一从从模式的端到端硬件 消息传输, 其中 HMP装置的消息输入接口以 slave接口来实现(如图 7中 MPI内左侧的 s接口即为消息输入接口;), 消息输出接口也以 slave接口来 实现(如图 7中 MPI内右侧的 s接口即为消息输出接口)。 其消息传输的流 程主要包括:
步驟 701 ,消息创建者( Function Module 0 )将创建的消息直接送达 HMP 装置的消息输入接口 interface A (即图 7中 MPI内左侧的 s接口)。
本实施例中, 消息创建者是消息传输的发起者, 其主动将创建的消息 直接送达 HMP装置的消息输入接口。
步驟 702 , interface A将收到的消息传给 HMP装置的 controller 步驟 703 , HMP装置的 controller将消息存入 HMP装置的 buffer或 memory, 同时维护写指针。
步驟 704, 消息使用者(Function Module 1 )通过 interface B (即图 7 中 MPI内右侧的 s接口 )来获取消息队列状态, 依此决定何时获取信息, 或者消息使用者根据定时来决定何时获取信息。
步驟 705 , 消息使用者通过 HMP装置的消息输出接口 interface B读取 消息。
步驟 706 , HMP装置的 interface B将读请求送给 controller
步驟 707 , HMP装置的 controller从 buffer或 memory读取消息并送给 interface B, 同时维护读指针在自己的緩沖区中。 步驟 708 , HMP装置的 interface B将 controller提供的消息返回给消息 使用者。
如图 8所示, 本发明的实施例一是描述一对一主主模式的端到端硬件 消息传输, 其中 HMP装置的消息输入接口以 master接口来实现(如图 8 中 MPI内左侧的 m接口即为消息输入接口;), 消息输出接口也以 master接 口来实现(如图 8中 MPI内右侧的 m接口即为消息输入接口)。 其消息传 输的流程主要包括:
步驟 801 , 消息创建者 ( Function Module 0 )将创建的消息存在自己的 緩沖区中。
步驟 802, HMP装置通过 interface A (即图 8中 MPI内左侧的 m接口) 获取消息创建者的状态, 依此决定何时从消息创建者那里取消息, 或者根 据定时来决定何时从消息创建者那里取消息;并将取回的消息送给 HMP装 置的 controller
步驟 803 , HMP装置的 controller将消息存入 HMP装置的 buffer或 memory, 同时维护写指针。
步驟 804, HMP装置的 controller通过 interface B 获取消息使用者 ( Function Module 1 ) 的接^ ^夫态 , 依此决定何时从 buffer或 memory取出 消息, 或者根据定时( timer )来决定何时从 buffer或 memory取出消息; 消 息送给 interface B (即图 8中 MPI内右侧的 m接口), 同时维护读指针。
步驟 805 , HMP装置的消息输出接口 interface B根据接口协议将消息 送给消息使用者。
如图 9所示, 本发明的实施例一是描述一对一主从模式的端到端硬件 消息传输, 其中 HMP装置的消息输入接口以 master接口来实现(如图 9 中 MPI的 m接口即为消息输入接口 ) , 消息输出接口也以 slave接口来实现 (如图 9中 MPI的 s接口即为消息输入接口)。其消息传输的流程主要包括: 步驟 901 , 消息创建者 ( Function Module 0 )将创建的消息存在自己的 緩沖区中。
步驟 902, HMP装置通过 interface A (即图 9中 MPI的 m接口)获取 消息创建者的状态, 依此决定何时从消息创建者那里取消息, 或者根据定 时来决定何时从消息创建者那里取消息;并将取回的消息送给 HMP装置的 controller。
步驟 903 , HMP装置的 controller将消息存入 HMP装置的 buffer或 memory, 同时维护写指针。
步驟 904, 消息使用者(Function Module 1 )通过 interface B (即图 9 中 MPI的 s接口 )来获取消息队列状态, 依此决定何时获取信息, 或者消 息使用者根据定时来决定何时获取信息。
步驟 905 , 消息使用者通过 HMP装置的消息输出接口 interface B读取 消息。
步驟 906 , HMP装置的 interface B将读请求送给 controller
步驟 907 , HMP装置的 controller从 buffer或 memory读取消息并送给 interface B, 同时维护读指针在自己的緩沖区中。
步驟 908 , HMP装置的 interface B将消息返回给消息使用者。
以上所述, 仅为本发明的较佳实施例而已, 并非用于限定本发明的保 护范围。

Claims

权利要求书
1、 一种端到端硬件消息传输的实现装置, 该装置包括: 消息存储器、 控制器、 消息输入和输出接口,
所述消息存储器, 用于执行消息的暂存;
所述控制器, 用于执行消息的硬件方式管理, 将从消息输入接口获取 的消息存储在所述消息存储器中, 从所述消息存储器中读取消息并通过所 述消息输出接口发送给消息使用者;
所述消息输入接口, 直连消息创建者, 用于在所述控制器的控制下, 获取消息创建者创建的消息;
所述消息输出接口, 直连消息使用者, 用于在所述控制器的控制下, 向消息使用者提供消息。
2、 根据权利要求 1所述端到端硬件消息传输的实现装置, 其中, 所述消息输入接口为主设备 master接口或从设备 slave接口,当所述消 息输入接口为 master接口时, 所述消息输入接口在控制器的控制下, 以主 动的方式获取消息创建者创建的消息;当所述消息输入接口为 slave接口时, 所述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建 的消息;
所述消息输出接口为 master接口或 slave接口,当所述消息输出接口为 master接口时, 所述消息输出接口在控制器的控制下, 以主动的方式向消 息使用者提供消息; 当所述消息输出接口为 slave接口时, 所述消息输出接 口在控制器的控制下, 以被动的方式向消息使用者提供消息。
3、 根据权利要求 2所述端到端硬件消息传输的实现装置, 其中, 所述 在控制器的控制下, 以主动的方式获取消息创建者创建的消息, 包括: 所述控制器通过消息输入接口获取消息创建者的状态, 并依据所述状 态从所述消息创建者的緩沖区中提取消息; 或者, 所述控制器通过消息输入接口定时从所述消息创建者的緩沖区 中提取消息。
4、 根据权利要求 2所述端到端硬件消息传输的实现装置, 其中, 所述 在控制器的控制下, 以被动的方式获取消息创建者创建的消息, 包括: 所述控制器通过消息输入接口接收所述消息创建者主动发来的消息。
5、 根据权利要求 2所述端到端硬件消息传输的实现装置, 其中, 所述 在控制器的控制下, 以主动的方式向消息使用者提供消息, 包括:
所述控制器通过消息输出接口获取消息使用者的状态 , 依据所述状态 从所述消息存储器中读取消息并通过消息输出接口发送到所述消息使用 者;
或者, 所述控制器器定时从所述消息存储器中读取消息并通过消息输 出接口发送到消息使用者。
6、 根据权利要求 2所述端到端硬件消息传输的实现装置, 其中, 所述 在控制器的控制下, 以被动的方式向消息使用者提供消息, 包括:
所述控制器通过消息输出接口向消息使用者提供消息队列状态, 并通 过所述消息输出接口获取消息使用者依据消息队列状态发出的读请求, 依 据所述读请求从所述消息存储器中读取消息并通过消息输出接口发送到所 述消息使用者;
或者, 所述控制器通过消息输出接口获取消息使用者定时发出的读请 求, 依据所述读请求从所述消息存储器中读取消息并通过消息输出接口发 送到所述消息使用者。
7、 一种端到端硬件消息传输的实现方法, 该方法包括:
控制器通过消息输入接口获取直连的消息创建者创建的消息, 并将获 取的消息暂存在消息存储器中, 对存储在所述消息存储器中的消息执行硬 件方式管理; 从所述消息存储器中读取消息, 并通过所述消息输出接口将 读取的消息发送给直连的消息使用者。
8、 根据权利要求 7所述端到端硬件消息传输的实现方法, 其中, 所述消息输入接口为主设备 master接口或从设备 slave接口,当所述消 息输入接口为 master接口时, 所述消息输入接口在控制器的控制下, 以主 动的方式获取消息创建者创建的消息;当所述消息输入接口为 slave接口时, 所述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建 的消息;
所述消息输出接口为 master接口或 slave接口,当所述消息输出接口为 master接口时, 所述消息输出接口在控制器的控制下, 以主动的方式向消 息使用者提供消息; 当所述消息输出接口为 slave接口时, 所述消息输出接 口在控制器的控制下, 以被动的方式向消息使用者提供消息。
9、 根据权利要求 8所述端到端硬件消息传输的实现方法, 其中, 所述 消息输入接口在控制器的控制下, 以主动的方式获取消息创建者创建的消 息, 包括:
所述控制器通过消息输入接口获取消息创建者的状态, 并依据所述状 态从所述消息创建者的緩沖区中提取消息;
或者, 所述控制器通过消息输入接口定时从所述消息创建者的緩沖区 中提取消息。
10、 根据权利要求 8所述端到端硬件消息传输的实现方法, 其中, 所 述消息输入接口在控制器的控制下, 以被动的方式获取消息创建者创建的 消息, 包括:
所述控制器通过消息输入接口接收所述消息创建者主动发来的消息。
11、 根据权利要求 8 所述端到端硬件消息传输的实现方法, 其中, 所 述消息输出接口在控制器的控制下, 以主动的方式将读取的消息发送给消 息使用者, 包括: 所述控制器通过消息输出接口获取消息使用者的状态, 依据所述状态 从所述消息存储器中读取消息并通过消息输出接口发送到所述消息使用 者;
或者, 所述控制器器定时从所述消息存储器中读取消息并通过消息输 出接口发送到消息使用者。
12、 根据权利要求 8所述端到端硬件消息传输的实现方法, 其中, 所 述消息输出接口在控制器的控制下, 以被动的方式将读取的消息发送给消 息使用者, 包括:
所述控制器通过消息输出接口向消息使用者提供消息队列状态, 并通 过所述消息输出接口获取消息使用者依据消息队列状态发出的读请求, 依 据所述读请求从所述消息存储器中读取消息并通过消息输出接口发送到所 述消息使用者;
或者, 所述控制器通过消息输出接口获取消息使用者定时发出的读请 求, 依据所述读请求从所述消息存储器中读取消息并通过消息输出接口发 送到所述消息使用者。
PCT/CN2012/075465 2011-12-30 2012-05-14 一种端到端硬件消息传输的实现方法和装置 WO2013097397A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP12862413.7A EP2800003B1 (en) 2011-12-30 2012-05-14 Method and device for realizing end-to-end hardware message passing
US14/369,963 US9647976B2 (en) 2011-12-30 2012-05-14 Method and device for implementing end-to-end hardware message passing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110455211.0A CN103186491B (zh) 2011-12-30 2011-12-30 一种端到端硬件消息传输的实现方法和装置
CN201110455211.0 2011-12-30

Publications (1)

Publication Number Publication Date
WO2013097397A1 true WO2013097397A1 (zh) 2013-07-04

Family

ID=48677663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/075465 WO2013097397A1 (zh) 2011-12-30 2012-05-14 一种端到端硬件消息传输的实现方法和装置

Country Status (4)

Country Link
US (1) US9647976B2 (zh)
EP (1) EP2800003B1 (zh)
CN (1) CN103186491B (zh)
WO (1) WO2013097397A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11366776B1 (en) 2021-04-13 2022-06-21 Renesas Electronics America Inc. Network device configuration based on slave device type

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070121822A1 (en) * 2005-11-01 2007-05-31 Victor Carnale Methods and apparatus to allow multiple clients to access a computer telephony interface server
CN101442503A (zh) * 2007-11-21 2009-05-27 国际商业机器公司 处理组件更新消息的方法和设备
CN102063406A (zh) * 2010-12-21 2011-05-18 清华大学 用于多核处理器的网络共享Cache及其目录控制方法
CN102112974A (zh) * 2008-07-31 2011-06-29 国际商业机器公司 传输控制通道程序处理

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561759B2 (ja) * 1991-03-29 1996-12-11 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサシステムおよびそのメッセージ送受信制御装置
US5319753A (en) * 1992-09-29 1994-06-07 Zilog, Inc. Queued interrupt mechanism with supplementary command/status/message information
US5815166A (en) * 1995-03-24 1998-09-29 3Dlabs Inc., Ltd. Graphics subsystem with slaveable rasterizer
US5948060A (en) * 1997-01-24 1999-09-07 International Business Machines Corporation Speeding-up communication rates on links transferring data structures by a method of handing scatter/gather of storage blocks in commanded computer systems
US6542926B2 (en) * 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6226706B1 (en) * 1997-12-29 2001-05-01 Samsung Electronics Co., Ltd. Rotation bus interface coupling processor buses to memory buses for interprocessor communication via exclusive memory access
US6052754A (en) * 1998-05-14 2000-04-18 Vlsi Technology, Inc. Centrally controlled interface scheme for promoting design reusable circuit blocks
US6587961B1 (en) * 1998-06-15 2003-07-01 Sun Microsystems, Inc. Multi-processor system bridge with controlled access
US6629152B2 (en) * 1998-06-29 2003-09-30 International Business Machines Corporation Message passing using shared memory of a computer
US6425021B1 (en) * 1998-11-16 2002-07-23 Lsi Logic Corporation System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
US7418470B2 (en) * 2000-06-26 2008-08-26 Massively Parallel Technologies, Inc. Parallel processing systems and method
US7051150B2 (en) * 2002-07-29 2006-05-23 Freescale Semiconductor, Inc. Scalable on chip network
US7054972B2 (en) * 2002-12-13 2006-05-30 Lsi Logic Corporation Apparatus and method for dynamically enabling and disabling interrupt coalescing in data processing system
US7584319B1 (en) * 2005-03-31 2009-09-01 Pmc-Sierra, Inc. Connection management in serial attached SCSI (SAS) expanders
US7937532B2 (en) * 2007-03-30 2011-05-03 Intel Corporation Method and apparatus for speculative prefetching in a multi-processor/multi-core message-passing machine
WO2009134217A1 (en) * 2008-04-28 2009-11-05 Hewlett-Packard Development Company, L.P. Method and system for generating and delivering inter-processor interrupts in a multi-core processor and in certain shared-memory multi-processor systems
US8200908B2 (en) * 2009-02-06 2012-06-12 Freescale Semiconductor, Inc. Method for debugger initiated coherency transactions using a shared coherency manager
US10216692B2 (en) * 2009-06-17 2019-02-26 Massively Parallel Technologies, Inc. Multi-core parallel processing system
US8407444B2 (en) * 2009-12-23 2013-03-26 International Business Machines Corporation Hardware off-load garbage collection acceleration for languages with finalizers
CN102013981B (zh) * 2010-07-23 2013-07-10 杭州每日科技有限公司 一种应用于移动通讯终端的网上银行数据认证装置及方法
US20120278814A1 (en) * 2011-04-27 2012-11-01 Sujith Shivalingappa Shared Drivers in Multi-Core Processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070121822A1 (en) * 2005-11-01 2007-05-31 Victor Carnale Methods and apparatus to allow multiple clients to access a computer telephony interface server
CN101442503A (zh) * 2007-11-21 2009-05-27 国际商业机器公司 处理组件更新消息的方法和设备
CN102112974A (zh) * 2008-07-31 2011-06-29 国际商业机器公司 传输控制通道程序处理
CN102063406A (zh) * 2010-12-21 2011-05-18 清华大学 用于多核处理器的网络共享Cache及其目录控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2800003A4 *

Also Published As

Publication number Publication date
CN103186491A (zh) 2013-07-03
EP2800003A1 (en) 2014-11-05
US20140372547A1 (en) 2014-12-18
CN103186491B (zh) 2017-11-07
EP2800003B1 (en) 2016-11-30
EP2800003A4 (en) 2015-07-01
US9647976B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN107223222B (zh) 独立电力崩溃方法
KR101951072B1 (ko) 코어 간 통신 장치 및 방법
TWI479850B (zh) 單數據機板之改良式多胞元支援方法及系統
CN101916236B (zh) 为邮递性中断事务提供留存机构的方法、装置和系统
CN103888441B (zh) 一种应用程序与协议栈之间的信息传输方法及处理装置
US7613849B2 (en) Integrated circuit and method for transaction abortion
KR101720134B1 (ko) 버스 브리지 장치
JP2005235197A (ja) 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム
TWI484346B (zh) 最適化網路連接器並減少中斷
US10609125B2 (en) Method and system for transmitting communication data
JPWO2014103144A1 (ja) インタフェース装置、およびメモリバスシステム
JP2005160075A5 (zh)
CN110505168B (zh) 一种ni接口控制器及数据传输方法
WO2013097098A1 (zh) 数据处理方法、图形处理器gpu及第一节点设备
TWI498037B (zh) 服務資訊管理方法及服務資訊管理系統
WO2012013080A1 (zh) 一种数据透明传输的方法及系统
TW201224764A (en) Apparatus for managing interrupt cause and system for processing interrupt
JP4627456B2 (ja) 通信システム、サイクルマスタノード及び通信方法
WO2013097397A1 (zh) 一种端到端硬件消息传输的实现方法和装置
WO2018133879A1 (zh) 一种服务器及其处理数据的方法
WO2013177854A1 (zh) 一种多核处理器的核间通信装置及方法
KR20050080704A (ko) 프로세서간 데이터 전송 장치 및 방법
CN103312808A (zh) 一种云操作系统总线及通信方法
JP2010118020A (ja) リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム
JP2010176511A (ja) ホットスタンバイシステム及びホットスタンバイ方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12862413

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2012862413

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012862413

Country of ref document: EP

Ref document number: 14369963

Country of ref document: US