DE69710515D1 - Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem - Google Patents

Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem

Info

Publication number
DE69710515D1
DE69710515D1 DE69710515T DE69710515T DE69710515D1 DE 69710515 D1 DE69710515 D1 DE 69710515D1 DE 69710515 T DE69710515 T DE 69710515T DE 69710515 T DE69710515 T DE 69710515T DE 69710515 D1 DE69710515 D1 DE 69710515D1
Authority
DE
Germany
Prior art keywords
data processing
processing system
cycle basis
waiting states
determining waiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69710515T
Other languages
English (en)
Other versions
DE69710515T2 (de
Inventor
Micheal I Catherwood
Norrie R Robertson
Gordon W Mckinnon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE69710515D1 publication Critical patent/DE69710515D1/de
Publication of DE69710515T2 publication Critical patent/DE69710515T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
DE69710515T 1996-05-09 1997-04-16 Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem Expired - Lifetime DE69710515T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/645,014 US5854944A (en) 1996-05-09 1996-05-09 Method and apparatus for determining wait states on a per cycle basis in a data processing system

Publications (2)

Publication Number Publication Date
DE69710515D1 true DE69710515D1 (de) 2002-03-28
DE69710515T2 DE69710515T2 (de) 2002-07-18

Family

ID=24587295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69710515T Expired - Lifetime DE69710515T2 (de) 1996-05-09 1997-04-16 Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem

Country Status (5)

Country Link
US (1) US5854944A (de)
EP (1) EP0806729B1 (de)
JP (1) JP3740250B2 (de)
DE (1) DE69710515T2 (de)
HK (1) HK1003665A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825506B1 (de) 1996-08-20 2013-03-06 Invensys Systems, Inc. Verfahren und Gerät zur Fernprozesssteuerung
US6691183B1 (en) 1998-05-20 2004-02-10 Invensys Systems, Inc. Second transfer logic causing a first transfer logic to check a data ready bit prior to each of multibit transfer of a continous transfer operation
GB2339369B (en) 1998-07-09 2003-06-18 Advanced Risc Mach Ltd Apparatus and method for controlling timing of transfer requests within a data processing apparatus
US6356987B1 (en) * 1999-03-10 2002-03-12 Atmel Corporation Microprocessing device having programmable wait states
US6754885B1 (en) 1999-05-17 2004-06-22 Invensys Systems, Inc. Methods and apparatus for controlling object appearance in a process control configuration system
WO2000070531A2 (en) 1999-05-17 2000-11-23 The Foxboro Company Methods and apparatus for control configuration
US7089530B1 (en) 1999-05-17 2006-08-08 Invensys Systems, Inc. Process control configuration system with connection validation and configuration
US6501995B1 (en) 1999-06-30 2002-12-31 The Foxboro Company Process control system and method with improved distribution, installation and validation of components
US6788980B1 (en) 1999-06-11 2004-09-07 Invensys Systems, Inc. Methods and apparatus for control using control devices that provide a virtual machine environment and that communicate via an IP network
US6510352B1 (en) 1999-07-29 2003-01-21 The Foxboro Company Methods and apparatus for object-based process control
US6473660B1 (en) 1999-12-03 2002-10-29 The Foxboro Company Process control system and method with automatic fault avoidance
US6779128B1 (en) 2000-02-18 2004-08-17 Invensys Systems, Inc. Fault-tolerant data transfer
JP2002091905A (ja) * 2000-09-20 2002-03-29 Mitsubishi Electric Corp 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体
ITTO20010333A1 (it) * 2001-04-06 2002-10-06 St Microelectronics Srl Dispositivo e metodo di gestione dei cicli di attesa durante la lettura di una memoria non volatile.
JP2003110259A (ja) 2001-10-02 2003-04-11 Canon Inc コネクタ、電子機器及び情報処理装置
US20030217054A1 (en) 2002-04-15 2003-11-20 Bachman George E. Methods and apparatus for process, factory-floor, environmental, computer aided manufacturing-based or other control system with real-time data distribution
US6904486B2 (en) 2002-05-23 2005-06-07 Seiko Epson Corporation 32 bit generic bus interface using read/write byte enables
US6886067B2 (en) * 2002-05-23 2005-04-26 Seiko Epson Corporation 32 Bit generic asynchronous bus interface using read/write strobe byte enables
US7075546B2 (en) * 2003-04-11 2006-07-11 Seiko Epson Corporation Intelligent wait methodology
US7761923B2 (en) 2004-03-01 2010-07-20 Invensys Systems, Inc. Process control methods and apparatus for intrusion detection, protection and network hardening
WO2007123753A2 (en) 2006-03-30 2007-11-01 Invensys Systems, Inc. Digital data processing apparatus and methods for improving plant performance
CN104407518B (zh) 2008-06-20 2017-05-31 因文西斯系统公司 对用于过程控制的实际和仿真设施进行交互的系统和方法
US8127060B2 (en) 2009-05-29 2012-02-28 Invensys Systems, Inc Methods and apparatus for control configuration with control objects that are fieldbus protocol-aware
US8463964B2 (en) 2009-05-29 2013-06-11 Invensys Systems, Inc. Methods and apparatus for control configuration with enhanced change-tracking
US9405720B2 (en) 2013-03-15 2016-08-02 Atmel Corporation Managing wait states for memory access

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737637A (en) * 1971-12-13 1973-06-05 Ibm Data generator
US4050096A (en) * 1974-10-30 1977-09-20 Motorola, Inc. Pulse expanding system for microprocessor systems with slow memory
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4692895A (en) * 1983-12-23 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Microprocessor peripheral access control circuit
JPS6266322A (ja) * 1985-09-18 1987-03-25 Mitsubishi Electric Corp デ−タバスバツフア制御回路
US4816996A (en) * 1987-07-24 1989-03-28 Motorola, Inc. Queued serial peripheral interface for use in a data processing system
US4958277A (en) * 1987-07-24 1990-09-18 Motorola, Inc. Queued serial peripheral interface for use in a data processing system
US5151986A (en) * 1987-08-27 1992-09-29 Motorola, Inc. Microcomputer with on-board chip selects and programmable bus stretching
US5155812A (en) * 1989-05-04 1992-10-13 Texas Instruments Incorporated Devices and method for generating and using systems, software waitstates on address boundaries in data processing
US5142677A (en) * 1989-05-04 1992-08-25 Texas Instruments Incorporated Context switching devices, systems and methods
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
US5261073A (en) * 1989-05-05 1993-11-09 Wang Laboratories, Inc. Method and apparatus for providing memory system status signals
JPH0398145A (ja) * 1989-09-11 1991-04-23 Hitachi Ltd マイクロプロセッサ
JPH03111960A (ja) * 1989-09-26 1991-05-13 Mitsubishi Electric Corp ワンチップマイクロコンピュータ
US5448744A (en) * 1989-11-06 1995-09-05 Motorola, Inc. Integrated circuit microprocessor with programmable chip select logic
JPH03167649A (ja) * 1989-11-28 1991-07-19 Nec Corp ウエイト・サイクル制御装置
JPH03210649A (ja) * 1990-01-12 1991-09-13 Fujitsu Ltd マイクロコンピュータおよびそのバスサイクル制御方法
US5313621A (en) * 1990-05-18 1994-05-17 Zilog, Inc. Programmable wait states generator for a microprocessor and computer system utilizing it
US5253355A (en) * 1990-11-13 1993-10-12 Compaq Computer Corporation Apparatus and method for developing wait states during addressing operation by using unused address bits
JPH04192047A (ja) * 1990-11-27 1992-07-10 Toshiba Corp パーソナルコンピュータ
TW231343B (de) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
JPH05313999A (ja) * 1992-05-12 1993-11-26 Nec Corp メモリ制御装置
US5740404A (en) * 1993-09-27 1998-04-14 Hitachi America Limited Digital signal processor with on-chip select decoder and wait state generator
US5732250A (en) * 1994-09-15 1998-03-24 Intel Corporation Multi-function microprocessor wait state mechanism using external control line
US5498981A (en) * 1995-01-31 1996-03-12 Nec Corporation Ready signal control apparatus capable of automatically deactivating ready signal
US5623648A (en) * 1995-08-30 1997-04-22 National Semiconductor Corporation Controller for initiating insertion of wait states on a signal bus
US5761532A (en) * 1995-12-29 1998-06-02 Intel Corporation Direct memory access controller with interface configured to generate wait states
US5740382A (en) * 1996-03-28 1998-04-14 Motorola, Inc. Method and apparatus for accessing a chip-selectable device in a data processing system

Also Published As

Publication number Publication date
EP0806729A1 (de) 1997-11-12
JP3740250B2 (ja) 2006-02-01
JPH1091579A (ja) 1998-04-10
DE69710515T2 (de) 2002-07-18
US5854944A (en) 1998-12-29
HK1003665A1 (en) 1998-11-06
EP0806729B1 (de) 2002-02-20

Similar Documents

Publication Publication Date Title
DE69710515T2 (de) Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem
DE69032635T2 (de) Verfahren und Vorrichtung zur Erkennung von Betriebsmittelkonflikten in einer Pipeline-Verarbeitungseinheit
DE69617509D1 (de) Vorrichtung und Verfahren zur Feststellung von Objekttypen in einem verteilten Objektsystem
DE69833133D1 (de) Verfahren und vorrichtung zur bestimmung von weiterreichungskandidaten in einem kommunikationssystem
DE19782177T1 (de) Verfahren und Einrichtung zur Durchführung von TLB-Shootdown-Operationen in einem Multiprozessorsystem
DE69833935D1 (de) Verfahren und system zur bestimmung und gebrauch von mehreren objektzuständen in einem computer-telefon integrierten system
DE69528558D1 (de) Vorrichtung und Verfahren zur Identifizierung von mehreren Transpondern
DE69532600D1 (de) Datenverarbeitungsgerät und Verfahren zur Verwendung in einem System mit entferntem Druckgerät
DE69635980D1 (de) Verfahren und vorrichtung zur detektierung von objektbewegung in einer bilderfolge
DE69625633T2 (de) System und Verfahren zur Bestimmung und Behandlung von Server-Konfigurationsinformation in einer Umgebung mit verteilten Objekten
DE69914966D1 (de) Verfahren und Vorrichtung zur Busfehlerbehandlung in einem Datenverarbeitungssystem
DE69522595D1 (de) Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem
DE69624177T2 (de) Verfahren und Vorrichtung zur Datenverarbeitung
DE69633553D1 (de) Verfahren und Vorrichtung zur Einbettung von Daten in einem elektronischen Dokument
DE69727040D1 (de) Verfahren und Vorrichtung zur Erkennung von Fehlern in einem Netzwerk
DE69610168D1 (de) Verfahren und Vorrichtung zur einmaligen Anmeldung in einer Umgebung für verteilte Berechnungen
DE69628087D1 (de) Vorrichtung und Verfahren zur Verwaltung von Rechnerprozessen
DE69403205T2 (de) Verfahren und vorrichtung zur feststellung von teilchen in einer strömung
DE69033131D1 (de) Logikvorrichtung und Verfahren zur Verwaltung einer Befehlseinheit in einer Pipeline-Verarbeitungseinheit
DE69621859T2 (de) Verfahren und Vorrichtung zur Karteninformationsverarbeitung
DE69725174D1 (de) Verfahren und vorrichtung zur unterstützung von mehrfach-protokollen in einem netz
DE68924719T2 (de) Vorrichtung und Verfahren zur Ausführung eines Unterprogramms in einem Datenverarbeitungssystem mit Blockumschaltung.
DE69832043D1 (de) Vorrichtung und verfahren zur erkennung und charakterisierung von signalen in einem kommunikationssystem
DE69633373D1 (de) Verfahren und Gerät zur Programmierung eines Aufgabentickets in einem Dokumentenverarbeitungssystem
DE69429711D1 (de) Verfahren und Vorrichtung zur automatischen Speicherung eines Objekts in einer graphischen Benutzerschnittstelle in einem Datenverarbeitungssystem

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 80335 MUENCHEN

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US