DE19735948C1 - Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung - Google Patents
Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit AdreßübersetzungInfo
- Publication number
- DE19735948C1 DE19735948C1 DE19735948A DE19735948A DE19735948C1 DE 19735948 C1 DE19735948 C1 DE 19735948C1 DE 19735948 A DE19735948 A DE 19735948A DE 19735948 A DE19735948 A DE 19735948A DE 19735948 C1 DE19735948 C1 DE 19735948C1
- Authority
- DE
- Germany
- Prior art keywords
- write
- access
- authorization
- control bit
- tlb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000012545 processing Methods 0.000 title claims description 4
- 238000013519 translation Methods 0.000 claims abstract description 14
- 238000013475 authorization Methods 0.000 claims description 14
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
Description
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff
des Patentanspruches 1.
Datenverarbeitungsanlagen mit Adreßübersetzung weisen viel
fach einen sogenannten "Translation-Lookaside-Buffer" als
Übersetzungsspeicher auf, in dem bei einer Übersetzung ermit
telte Paare von virtueller und real er Adresse zusammen mit
Steuerinformationen vorübergehend gespeichert werden, so daß
zur Ermittlung der realen Adressen zu einer virtuellen Adres
se nicht immer die volle Übersetzungsroutine zu durchlaufen
ist.
Zu den Steuerinformationen gehört vielfach auch ein sogenanntes
"Dirty Bit" D, das den einzigen Schreibschutzmechanismus bil
det. Im gesetzten Zustand des Bits ist ein Beschreiben der
zugehörigen Benutzerseite erlaubt. Erfolgt dagegen ein Schreib
zugriff bei nicht gesetztem Zustand, dann wird eine sogenannte
"TLB Modified Exception" ausgelöst. Im Rahmen der dadurch ein
geleiteten Routine wird dann an Hand von weiteren Steuerdaten
im zugehörigen Seitentafeleintrag geprüft, ob es sich um eine
echte Schreibschutzverletzung aus Sicht des Betriebssystems
handelt oder nicht. Man siehe zum Beispiel Joseph Heinrich:
"MIPS RM4000 User's Manual, Prentice Hall, 1993, Seiten 62ff.
Hiervon ausgehend ist es Aufgabe der Erfindung, die Möglich
keiten der internen Steuerung des Systems bei vorliegendem
Schreibschutz zu erweitern. Dies wird durch die kennzeichnen
den Merkmale des Patentanspruches 1 erreicht, indem der in
ternen Steuerung zusätzlich erlaubt wird, auch aufschreibge
schützte Benutzerseiten zu schreiben. Auf diese Weise können
vom System aus z. B. Speicherdaten korrigiert oder neuer, von
mehreren Tasks gemeinsam genutzter Programmcode eingeschrie
ben werden. Dazu wird der Schreibschutz vorübergehend aufge
hoben, und damit nach Ausführung der Schreibzugriffe mit Sy
stemberechtigung der Schreibschutz für die betroffenen Seiten
wieder hergestellt werden kann, erfolgt eine Markierung durch
gesonderte Indikatoren.
Zweckmäßig wird entsprechend Patentanspruch 2 die Prüfung auf
Vorliegen von Schreibzugriffen mit Systemberechtigung in den
bisherigen Ablauf für die Behandlung der Unterbrechungsanfor
derung bei schreibgeschützten Seiten miteinbezogen, wobei ein
Setzen des Steuerbits für die vorübergehende Schreibberechti
gung durch die interne Steuerung des Systems ein Wiederholen
des Schreibzugriffes und auch weitere Schreibzugriffe ermög
licht, ohne daß dabei eine erneute Unterbrechungsanforderung
ausgelöst wird.
Die Aufhebung der Schreibberechtigung für das System erfolgt
dann jeweils beim Wechsel des Betriebsmodus vom System auf
den Benutzer, indem zunächst geprüft wird, ob eines der die
Indikatoren bildenden Steuerbits gesetzt ist. Bei gesetztem
Steuerbit für eine global genutzte Seite sind dann alle
Adresseneinträge im Übersetzungsspeicher für ungültig zu er
klären, die global benutzte Seiten betreffen und deren Steu
erbit für die Schreibberechtigung gesetzt ist. Bei gesetztem
Steuerbit für eine tasklokal genutzte Seite sind dagegen alle
Einträge für die betroffene Task für ungültig zu erklären.
Dies kann in einfacher Weise durch Änderung der zugehörigen
Adreßraumkennung erfolgen.
Einzelheiten der Erfindung seien nachfolgend an Hand eines
Ausführungsbeispieles erläutert. In der Zeichnung ist dazu
ein Ablaufdiagramm dargestellt.
Liegt gemäß Schritt 1 ein Schreibzugriff vor, dann wird ge
mäß Schritt 2 zunächst geprüft, ob das die Schreibberechti
gung kennzeichnende Steuerbit D gesetzt ist. Ist dieses der
Fall, dann kann gemäß Schritt 3 der Zugriff zugelassen wer
den. Im anderen Falle wird gemäß Schritt 4 eine Unterbre
chungsanforderung TLB MOD.EXC. ausgelöst. Die Behandlung die
ser Unterbrechungsanforderung führt in bekannter Weise zur
Überprüfung des zugehörigen Seitentafeleintrages gemäß
Schritt 5. Handelt es sich dabei nicht um eine echte Schreib
schutzverletzung, dann kann der Zugriff erlaubt werden. Gemäß
Schritt 6 werden daher in bekannter Weise die entsprechenden
Aktionsbits, z. B. ein Änderungsbit, und das Steuerbit D ge
setzt, so daß der Zugriff ohne Auslösung einer Unterbre
chungsanforderung wiederholt werden kann.
Führt die Überprüfung gemäß Schritt 5 zum Ergebnis, daß der
Seitentafeleintrag den gewünschten Schreibzugriff nicht er
laubt, dann wird in Auswirkung der Erfindung der Zugriff
nicht sofort abgewiesen, sondern es wird zusätzlich über
prüft, ob es sich um einen Schreibzugriff mit Systemberechti
gung durch die interne Steuerung handelt. Erst wenn auch die
se Prüfung negativ ausfällt, wird dann gemäß Schritt 9 der
Zugriff endgültig abgewiesen. Im anderen Falle wird gemäß
Schritt 8 wie bei Schritt 6 reagiert, mit dem Unterschied,
daß zusätzlich noch eines der die beiden Indikatoren bilden
den Steuerbits GL bzw. TL gesetzt wird. Handelt es sich bei
der betroffenen Seite um eine global genutzte Seite, dann
wird das Steuerbit GL setzt und im Falle einer tasklokal ge
nutzten Seite das Steuerbit TL.
Bei der Ausführung der Schritte 6 und 8 wird das Steuerbit D
nur im Eintrag des Übersetzungsspeichers TLB geändert. Der
zugehörige Seitentafeleintrag bleibt davon unberührt, so daß
dort der Schreibschutz weiterhin vermerkt bleibt. Anderer
seits ermöglicht das gesetzte Steuerbit D die Ausführung von
Schreibzugriffen ohne Auslösung von Unterbrechungsanforderun
gen, bis der Eintrag verdrängt oder ungültig wird.
Nach dem Wechsel des Betriebsmodus, d. h. vor dem ersten von
einem Benutzer ausgelösten Schreibzugriff, dürfen Schreibzu
griffe auf von vorangehenden Systemzugriffen betroffene
schreibgeschützte Seiten nicht mehr erlaubt werden. Um daher
den Schreibschutz für die betroffenen Seiten wiederherstellen
zu können, müßte eine Liste über die betroffenen Seiten ge
führt werden. Das erfordert aber einen verhältnismäßig großen
Steuerungsaufwand.
Die Erfindung nutzt hierzu die beiden Steuerbits GL und TL,
die nach dem Wechsel des Betriebsmodus überprüft werden.
- - Ist das Steuerbit GL gesetzt, müssen alle Einträge im Übersetzungsspeicher TLB für ungültig erklärt werden, deren Steuerbit D gesetzt ist und die globale Benutzer seiten betreffen.
- - Ist das Steuerbit TL gesetzt, dann brauchen lediglich die Einträge der zugehörigen Task für ungültig erklärt zu werden. Dies erfolgt in einfacher Weise durch Ände rung der der Task zugeteilten Adreßraumkennung ASID. Da das Steuerbit TL in einem tasklokalen Speicherbereich, dem sogenannten Task Control Block,abgespeichert wird, erfolgt die Überprüfung im Gegensatz zu der für das Steuerbit GL jeweils nur beim Aktivieren der betroffenen Task.
In beiden Fällen wird also nicht im einzelnen geprüft, welche
der Benutzerseiten von einem Schreibzugriff mit Systembe
rechtigung betroffen waren.
Anschließend wird das jeweils gesetzte Steuerbit GL bzw. TL
wieder zurückgesetzt.
Claims (5)
1. Verfahren für Datenverarbeitungsanlagen mit Adreßumsetzung
und Verwendung eines Übersetzungsspeichers (TLB) für über
setzte Adressenpaare aus virtueller und realer Adresse für
Speicherseiten in Verbindung mit Steuerbits (V, D) zur Kenn
zeichnung der Gültigkeit (V) und der Schreibberechtigung (D)
als Einträge, wobei bei nicht zugelassenem Schreibzugriff ei
ne Unterbrechungsanforderung ausgelöst wird, die eine Über
prüfung der Schreibberechtigung an Hand der im zugehörigen
Seitentafeleintrag vorliegenden Steuerdaten auslöst, wobei
bei erlaubtem Zugriff das Steuerbit (D) für die Schreibbe
rechtigung gesetzt und der Schreibzugriff wiederholt wird,
während bei nicht erlaubtem Zugriff der Schreibzugriff abge
wiesen wird,
dadurch gekennzeichnet,
daß Schreibzugriffe auf schreibgeschützte Seiten auch ausge
führt werden, wenn sie von der internen Steuerung der Daten
verarbeitungsanlage veranlaßt sind, und daß bei derartigen
Schreibzugriffen mit Systemberechtigung gesonderte Indikato
ren gesetzt werden, die beim Wechsel des Betriebsmodus vom
System auf den Benutzer die von den Systemzugriffen betroffe
nen Einträge im Übersetzungsspeicher (TLB) ungültig werden
lassen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
- - daß jeweils vor endgültiger Abweisung eines jeden Schreib zugriffs weiterhin geprüft wird, ob ein Zugriff mit System berechtigung vorliegt und daher erlaubt werden soll,
- - daß in diesem Falle das Steuerbit (D) für die Schreibbe rechtigung ebenfalls gesetzt wird, ohne den zugehörigen Seitentafeleintrag zu ändern,
- - daß zusätzlich ein Steuerbit (GL zw. TL) gesetzt wird, das die jeweils genutzte Seite entweder als global oder aber als tasklokal genutzte Seite kennzeichnet, bevor der Schreibzugriff wiederholt wird, ohne dabei eine erneute Un terbrechungsanforderung auszulösen.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß weitere Schreibzugriffe mit Systemberechtigung auf die
selbe Seite ohne Auslösung einer Unterbrechungsanforderung
ausführbar sind, bis der Eintrag im Übersetzungsspeicher
(TLB) verdrängt oder ungültig wird.
4. Verfahren nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
- - daß die Steuerbits (GL, TL) für die Nutzungsart der Seiten beim Wechsel des Betriebsmodus vom System auf den Benutzer überprüft werden,
- - daß bei gesetztem Steuerbit (GL) für eine global genutzte Seite alle Adresseneinträge im Übersetzungsspeicher (TLB) für ungültig erklärt werden, deren Steuerbit (D) für die Schreibberechtigung gesetzt ist und die zugleich global ge nutzte Seiten betreffen,
- - daß bei gesetztem Steuerbit (TL) für eine tasklokal genutz te Seite alle Einträge der betroffenen Task für ungültig erklärt werden und
- - daß danach das jeweils gesetzte Steuerbit (GL bzw. TL) wie der zurückgesetzt wird.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß Einträge einer betroffenen Task durch Änderung der zuge
teilten Adreßraumkennung (ASID) für ungültig erklärt werden.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19735948A DE19735948C1 (de) | 1997-08-19 | 1997-08-19 | Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung |
US09/485,971 US6339816B1 (en) | 1997-08-19 | 1998-08-07 | Method for improving controllability in data processing system with address translation |
EP98948748A EP1005676B1 (de) | 1997-08-19 | 1998-08-07 | Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung |
JP2000510079A JP3457946B2 (ja) | 1997-08-19 | 1998-08-07 | データ処理装置用の方法 |
DE59807986T DE59807986D1 (de) | 1997-08-19 | 1998-08-07 | Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung |
PCT/DE1998/002276 WO1999009482A1 (de) | 1997-08-19 | 1998-08-07 | Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19735948A DE19735948C1 (de) | 1997-08-19 | 1997-08-19 | Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19735948C1 true DE19735948C1 (de) | 1998-10-01 |
Family
ID=7839440
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19735948A Expired - Fee Related DE19735948C1 (de) | 1997-08-19 | 1997-08-19 | Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung |
DE59807986T Expired - Lifetime DE59807986D1 (de) | 1997-08-19 | 1998-08-07 | Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59807986T Expired - Lifetime DE59807986D1 (de) | 1997-08-19 | 1998-08-07 | Verfahren zur verbesserung der steuerungsmöglichkeit in datenverarbeitungsanlagen mit adressübersetzung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6339816B1 (de) |
EP (1) | EP1005676B1 (de) |
JP (1) | JP3457946B2 (de) |
DE (2) | DE19735948C1 (de) |
WO (1) | WO1999009482A1 (de) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754815B1 (en) | 2000-03-31 | 2004-06-22 | Intel Corporation | Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set |
US6633963B1 (en) | 2000-03-31 | 2003-10-14 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
US6795905B1 (en) | 2000-03-31 | 2004-09-21 | Intel Corporation | Controlling accesses to isolated memory using a memory controller for isolated execution |
US7073071B1 (en) | 2000-03-31 | 2006-07-04 | Intel Corporation | Platform and method for generating and utilizing a protected audit log |
US6934817B2 (en) * | 2000-03-31 | 2005-08-23 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
US6957332B1 (en) * | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
US6678825B1 (en) * | 2000-03-31 | 2004-01-13 | Intel Corporation | Controlling access to multiple isolated memories in an isolated execution environment |
US6769058B1 (en) | 2000-03-31 | 2004-07-27 | Intel Corporation | Resetting a processor in an isolated execution environment |
US6760441B1 (en) | 2000-03-31 | 2004-07-06 | Intel Corporation | Generating a key hieararchy for use in an isolated execution environment |
US6507904B1 (en) | 2000-03-31 | 2003-01-14 | Intel Corporation | Executing isolated mode instructions in a secure system running in privilege rings |
US6976162B1 (en) * | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
AU2001271996A1 (en) * | 2000-07-18 | 2002-01-30 | Intel Corporation | Controlling access to multiple isolated memories in an isolated execution environment |
EP1182571B1 (de) * | 2000-08-21 | 2011-01-26 | Texas Instruments Incorporated | Auf gemeinsamem Bit basierte TLB-Operationen |
US7793111B1 (en) * | 2000-09-28 | 2010-09-07 | Intel Corporation | Mechanism to handle events in a machine with isolated execution |
US7035963B2 (en) * | 2000-12-27 | 2006-04-25 | Intel Corporation | Method for resolving address space conflicts between a virtual machine monitor and a guest operating system |
US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
US6907600B2 (en) * | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
US7130911B2 (en) * | 2002-02-11 | 2006-10-31 | Intel Corporation | Method for monitoring unauthorized access to data stored in memory buffers |
US7631196B2 (en) * | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
KR100450675B1 (ko) * | 2002-03-19 | 2004-10-01 | 삼성전자주식회사 | 성능향상 및 전력소모를 감소시킬 수 있는 tlb |
US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
US6820177B2 (en) | 2002-06-12 | 2004-11-16 | Intel Corporation | Protected configuration space in a protected environment |
US7142674B2 (en) * | 2002-06-18 | 2006-11-28 | Intel Corporation | Method of confirming a secure key exchange |
US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
US7318141B2 (en) | 2002-12-17 | 2008-01-08 | Intel Corporation | Methods and systems to control virtual machines |
US7793286B2 (en) * | 2002-12-19 | 2010-09-07 | Intel Corporation | Methods and systems to manage machine state in virtual machine operations |
US7900017B2 (en) | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
US20040128345A1 (en) * | 2002-12-27 | 2004-07-01 | Robinson Scott H. | Dynamic service registry |
US7415708B2 (en) * | 2003-06-26 | 2008-08-19 | Intel Corporation | Virtual machine management using processor state information |
US7089397B1 (en) | 2003-07-03 | 2006-08-08 | Transmeta Corporation | Method and system for caching attribute data for matching attributes with physical addresses |
US20050044292A1 (en) * | 2003-08-19 | 2005-02-24 | Mckeen Francis X. | Method and apparatus to retain system control when a buffer overflow attack occurs |
US7739521B2 (en) * | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
US7610611B2 (en) * | 2003-09-19 | 2009-10-27 | Moran Douglas R | Prioritized address decoder |
US20050080934A1 (en) | 2003-09-30 | 2005-04-14 | Cota-Robles Erik C. | Invalidating translation lookaside buffer entries in a virtual machine (VM) system |
US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
US7636844B2 (en) * | 2003-11-17 | 2009-12-22 | Intel Corporation | Method and system to provide a trusted channel within a computer system for a SIM device |
US20050108171A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform |
US20050108534A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Providing services to an open platform implementing subscriber identity module (SIM) capabilities |
US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
US20050152539A1 (en) * | 2004-01-12 | 2005-07-14 | Brickell Ernie F. | Method of protecting cryptographic operations from side channel attacks |
US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
US20050216920A1 (en) * | 2004-03-24 | 2005-09-29 | Vijay Tewari | Use of a virtual machine to emulate a hardware device |
US7356735B2 (en) * | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
US7620949B2 (en) * | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
US20050288056A1 (en) * | 2004-06-29 | 2005-12-29 | Bajikar Sundeep M | System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module |
US7305592B2 (en) * | 2004-06-30 | 2007-12-04 | Intel Corporation | Support for nested fault in a virtual machine environment |
US7840962B2 (en) * | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
US8924728B2 (en) * | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
US8533777B2 (en) | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
US7395405B2 (en) * | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
KR100678913B1 (ko) * | 2005-10-25 | 2007-02-06 | 삼성전자주식회사 | 가상 메모리 시스템에서 페이지 폴트를 줄이는 장치 및방법 |
US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
US9201652B2 (en) | 2011-05-03 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy |
US10120692B2 (en) | 2011-07-28 | 2018-11-06 | Qualcomm Incorporated | Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form |
GB2514107B (en) | 2013-05-13 | 2020-07-29 | Advanced Risc Mach Ltd | Page table data management |
CA2976465A1 (en) | 2015-02-12 | 2016-08-18 | Foundry Innovation & Research 1, Ltd. | Implantable devices and related methods for heart failure monitoring |
US11039813B2 (en) | 2015-08-03 | 2021-06-22 | Foundry Innovation & Research 1, Ltd. | Devices and methods for measurement of Vena Cava dimensions, pressure and oxygen saturation |
US11701018B2 (en) | 2016-08-11 | 2023-07-18 | Foundry Innovation & Research 1, Ltd. | Wireless resonant circuit and variable inductance vascular monitoring implants and anchoring structures therefore |
EP3496606A1 (de) | 2016-08-11 | 2019-06-19 | Foundry Innovation & Research 1, Ltd. | Systeme und verfahren zum patientenfluidmanagement |
US11206992B2 (en) | 2016-08-11 | 2021-12-28 | Foundry Innovation & Research 1, Ltd. | Wireless resonant circuit and variable inductance vascular monitoring implants and anchoring structures therefore |
EP3705031A1 (de) | 2016-11-29 | 2020-09-09 | Foundry Innovation & Research 1, Ltd. | Gefässimplantate mit drahtlosem resonanzkreis und variabler induktivität zur überwachung des gefässsystems |
US11779238B2 (en) | 2017-05-31 | 2023-10-10 | Foundry Innovation & Research 1, Ltd. | Implantable sensors for vascular monitoring |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832427B2 (ja) * | 1980-02-14 | 1983-07-13 | 株式会社日立製作所 | 多重情報処理システム |
US4787031A (en) * | 1985-01-04 | 1988-11-22 | Digital Equipment Corporation | Computer with virtual machine mode and multiple protection rings |
US5075842A (en) | 1989-12-22 | 1991-12-24 | Intel Corporation | Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism |
US5282274A (en) * | 1990-05-24 | 1994-01-25 | International Business Machines Corporation | Translation of multiple virtual pages upon a TLB miss |
US5530839A (en) * | 1991-09-05 | 1996-06-25 | Nec Corporation | Apparatus for checking access rights |
US5644748A (en) * | 1992-01-30 | 1997-07-01 | Fujitsu Limited | Processor system including an index buffer circuit and a translation look-aside buffer control circuit for processor-to-processor interfacing |
EP0600112A1 (de) * | 1992-11-30 | 1994-06-08 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff |
US5628023A (en) * | 1993-04-19 | 1997-05-06 | International Business Machines Corporation | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view |
JP3740195B2 (ja) * | 1994-09-09 | 2006-02-01 | 株式会社ルネサステクノロジ | データ処理装置 |
JPH0973412A (ja) * | 1995-06-30 | 1997-03-18 | Toshiba Corp | データ転送方法及びメモリ管理装置 |
US6101590A (en) * | 1995-10-10 | 2000-08-08 | Micro Unity Systems Engineering, Inc. | Virtual memory system with local and global virtual address translation |
US6041396A (en) * | 1996-03-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Segment descriptor cache addressed by part of the physical address of the desired descriptor |
US5900019A (en) * | 1996-05-23 | 1999-05-04 | International Business Machines Corporation | Apparatus for protecting memory storage blocks from I/O accesses |
US5987557A (en) * | 1997-06-19 | 1999-11-16 | Sun Microsystems, Inc. | Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU) |
US6223256B1 (en) * | 1997-07-22 | 2001-04-24 | Hewlett-Packard Company | Computer cache memory with classes and dynamic selection of replacement algorithms |
US5991856A (en) * | 1997-09-30 | 1999-11-23 | Network Associates, Inc. | System and method for computer operating system protection |
-
1997
- 1997-08-19 DE DE19735948A patent/DE19735948C1/de not_active Expired - Fee Related
-
1998
- 1998-08-07 EP EP98948748A patent/EP1005676B1/de not_active Expired - Lifetime
- 1998-08-07 US US09/485,971 patent/US6339816B1/en not_active Expired - Fee Related
- 1998-08-07 DE DE59807986T patent/DE59807986D1/de not_active Expired - Lifetime
- 1998-08-07 JP JP2000510079A patent/JP3457946B2/ja not_active Expired - Fee Related
- 1998-08-07 WO PCT/DE1998/002276 patent/WO1999009482A1/de active IP Right Grant
Non-Patent Citations (1)
Title |
---|
MIPS RM4000 User`s Manual, Prentice Hall 1993, S. 62 ff * |
Also Published As
Publication number | Publication date |
---|---|
JP2001516081A (ja) | 2001-09-25 |
US6339816B1 (en) | 2002-01-15 |
DE59807986D1 (de) | 2003-05-22 |
JP3457946B2 (ja) | 2003-10-20 |
EP1005676B1 (de) | 2003-04-16 |
WO1999009482A1 (de) | 1999-02-25 |
EP1005676A1 (de) | 2000-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19735948C1 (de) | Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung | |
DE3048365C2 (de) | ||
EP0010198B1 (de) | Vorrichtung zur Steuerung des Seitenaustausches in einem Datenverarbeitungssystem mit virtuellem Speicher | |
EP0522332B1 (de) | Rechner für den Leitstand einer Maschine, insbesondere eine Druckmaschine | |
DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
DE10297433B4 (de) | Speicherverwaltungseinheit, Verfahren zum Bereitstellen einer Speicherzugriffssicherheit auf der Basis einer linearen Adresse und Prozessor | |
DE2629459C2 (de) | ||
EP0011685B1 (de) | Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung | |
DE4040927C2 (de) | Verfahren und Vorrichtung zur Fehlerspeicherung in einer Steuereinrichtung eines Kraftfahrzeugs | |
EP0635792A2 (de) | Verfahren zur Koordination von parallelen Zugriffen mehrerer Prozessoren auf Resourcenkonfigurationen | |
DE10297494T5 (de) | System und Verfahren zum Behandeln von Gerätezugriffen auf einen Speicher mit erhöhter Speicherzugriffssicherheit | |
DE2810421C2 (de) | Speicherschutzeinrichtung | |
EP1008993A2 (de) | Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren | |
DE102005040916A1 (de) | Speicheranordnung und Betriebsverfahren dafür | |
DE10297686B4 (de) | System und Verfahren zum Steuern der Zugriffe zwischen einzelnen Geräten innerhalb eines Computersystems | |
DE3340956C2 (de) | ||
DE102019132679A1 (de) | Überwachungsverfahren für cpu-nutzungsmenge im betrieb von fahrzeug-ecu und überwachungseinheit | |
DE3025044A1 (de) | Vorrichtung fuer den schutz des zugangs zu einem dauerspeicher bei einer datenverarbeitungsanlage | |
DE102018202093A1 (de) | Verfahren und Vorrichtung zur Berechnung von Datenmodellen in sicherheitskritischen Systemen | |
DE102021005277A1 (de) | Verfahren zum Authentifizieren des Nutzers eines Kraftfahrzeugs | |
EP0453609B1 (de) | Verfahren zum Testen einer kleinsten adressierbaren Einheit eines RAM's auf über einer bestimmten Zahl liegende Bitfehler | |
DE1966991A1 (de) | Ausfallgesicherte datenverarbeitungsanlage | |
DE2523795C3 (de) | Verfahren zum wiederholten Ausführen von Maschinenbefehlen durch eine festverdrahtete Steuerung in einer Verarbeitungseinheit einer Datenverarbeitungsanlage | |
DE4303406C2 (de) | Verfahren zur Inhaltsänderung eines Registers eines Mikrocomputers | |
DE3534871C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJITSU SIEMENS COMPUTERS GMBH, 81739 MUENCHEN, DE |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |