CN1445966A - 交换网络的包路由方法与系统 - Google Patents
交换网络的包路由方法与系统 Download PDFInfo
- Publication number
- CN1445966A CN1445966A CN03106082A CN03106082A CN1445966A CN 1445966 A CN1445966 A CN 1445966A CN 03106082 A CN03106082 A CN 03106082A CN 03106082 A CN03106082 A CN 03106082A CN 1445966 A CN1445966 A CN 1445966A
- Authority
- CN
- China
- Prior art keywords
- bag
- crosspoint
- control signal
- inner control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
Abstract
本发明是新编码方式，用于使交换单元的总区域延迟时间尽可能缩短，所需的缓存单位尽可能减少。在此新编码方式中，该交换单元可最优化，而使得无须等到所有区域路由位到齐就能开始产生输出包的第一个输出位，并因此缩短区域缓存时间延迟，及减少和缓存相关的硬件实体。在实际交换应用中，支持多播的多阶交换网络中的每一个交换单元均为一双点传送交换单元而伴随的新编码方式甚至可在每一个双点传送交换单元中达成最小缓存的目的。因此，整个交换系统的总延迟时间可被缩短，及总共所需的硬件实体可被减少。
Description
技术领域
本发明涉及一种高速交换，特别指一种在巨大宽频交换网络上的次微秒交换及控制设计。
背景技术
交换系统的关键组件为交换引擎(switching fabric)，而交换引擎通常由交换核心(core fabric)和交换控制(switching control)二大部分组成。交换核心事实上又是由众多交换单元(switching element)构成的交换网络，是资料交换传送的实际信道；而交换控制则根据资料交换的请求负责完成调度仲裁(scheduling)，并在交换核心中建立适当的路径来连接相关的输入/输出端口。交换控制一般都涉及复杂的逻辑，所以其控制速度的快慢往往直接影响交换系统的性能如吞吐量(throughput)、延迟时间(latency)等。随着交换系统的日益庞大复杂，交换控制的设计已成为交换架构(switchingarchitecture)设计的关键所在。
总体来讲，交换控制可分为集中式控制(centralized control)和分布式控制(distributed control)两种。集中式控制往往因为要从一个全局的角度来同时协调或调度(scheduling)所有的资料交换请求并设置交换核心来完成其资料交换，所以其复杂度与交换系统的规模有着直接的关是。随着输入/输出端口数目的增加，集中式控制的运算速度不可避免地成为系统规模增长的一个瓶颈。因此，集中式控制只适合小规模的交换系统。相反的，分布式控制则与交换系统规模无关。
分布式交换控制出现在以交换单元多阶互连网络(multistageinterconnection network)构成的交换引擎中，其交换任务分配给每一个独立的交换单元。交换单元的间藉由恰当的互连，使得每个交换单元只须根据抵达自己的包(packet)所包含的控制信号做出自己的交换决策(switchingdecision)，而无须理会其它包的情形。每一个交换单元独自做出自己的交换决策，而所形成的区域信道(local connection path)一起构成了交换核心的整体路径(global connection path)，从而完成整个交换。这种控制方式遍布于整个由交换单元所构成的交换网络中，其表现形式就像每个独立的包自我引导穿越整个交换网络。每一个的交换单元内的交换决策是为区域性的，且相互独立。如此一来，不管交换系统规模有多大，理论上讲，整个交换决策都可以非常快。采用分布式控制的交换系统可享有较短延迟时间(latency)和较高扩展性(scalability)等好处，因此，与集中式控制相比的下，大规模交换系统的控制设计倾向于选择分布式交换控制。
在采用分布式控制时，每个包嵌入一定数量的控制信号位(control signalbit)作为其前置码(prefix)。所以，分布式控制也称为“带内控制(in-bandcontrol)”，其嵌入的控制信号通常称作“带内控制信号(in-band controlsignal)”。
由于带内控制交换引擎所需的交换单元数以千计，甚至万计，如果每个交换单元的成本能因某种最优化设计而节省很小的一部份，整个交换引擎的成本即可大幅度降低，所以，交换单元的设计最优化是非常重要的。这里，影响交换单元成本的主要包括以下两个因素：(1)交换单元内部控制逻辑所需的缓存器数目，和(2)包穿越交换单元所要经历的延迟时间长短。这些因素的变化与带内控制信号的编码方式有着十分紧密的关是，而编码方式是交换单元设计中的关键部分，不同的带内控制信号编码方式导致控制逻辑有不同的延迟时间和不同的复杂程度。所以，如何将编码方式精巧地与交换单元最优化联是在一起是至关重要的。
发明内容
本发明以现代技术为基础，将数学原理落实为大型交换引擎实体，以避免现有技术的缺点与其它限制及不足。
本发明的广义形式是关于一种交换网络的包路由方法，其中该交换网络包括多阶的交换单元，每一交换单元于其输入端口接收包作为其区域输入包，并于其输出端口产生包作为其区域输出包，每一包均具有至少一个带内控制信号，每一个带内控制信号是有一相对应的交换单元将该带内控制信号视为该交换单元的区域带内控制信号，及为该交换单元做交换决策的用，而该方法包括：(a)根据一预定的编码法则将每一包内的每一个带内控制信号编成至少一个位；以及(b)参考该编码方式，每一交换单元根据该交换单元的每个区域输入包中与该交换单元相对应的区域带内控制信号中的部份或全部位做出交换决策，并根据该交换决策，相应地于其输出端口产生其区域输出包的输出位，以完成对该交换单元的区域输入包的路由。
在前述方法的一较佳实施例中，(i)每一交换单元是一双点传送交换单元(bicast cell)，(ii)输入至每一交换单元的区域输入包均包括闲置(idle)、0-向(0-bound)、1-向(1-bound)、以及双点传送(bicast)等包型式，其中每一种包型式均对应至不同的带内控制信号，(iii)该编码包括以至少两个位来对每一带内控制信号进行编码，以及(iv)该编码法则包括一种位编码方式，是使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
在另一较佳实施例中，(i)每一交换单元是一单点传送交换单元(unicastcell)，(ii)输入至每一交换单元的区域输入包均包括闲置(idle)、0-向(0-bound)、以及1-向(1-bound)等包型式，其中每一种包型式均对应至不同的带内控制信号，(iii)该编码包括以至少两个位来对每一带内控制信号进行编码，以及(iv)该编码法则包括一种位编码方式，是使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
本发明的系统形式与方法形式相对应。
附图说明
本案通过下列图式及详细说明，使之能得到更深入的了解：
图1(A)描述一交换单元的通貌；
图1(B)至图1(E)描述双点传送(bicast)交换单元的“直线(bar)”，“交叉(cross)”，“双点传送-0(bicast-0)”和“双点传送-1(bicast-1)”四种连接状态；
图2为进行带内控制的一交换单元的方块图；
图3(A)描述当双点传送交换单元在“input-0”和“input-1”两个输入端口上的输入包分别为“双点传送包”和“闲置包”时的连接状态；
图3(B)描述当双点传送交换单元在“input-0”和“input-1”两个输入端口上的输入包分别为“闲置包”和“双点传送包”时的连接状态；入端口上的输入包分别为“闲置包”和“双点传送包”时的连接状态；
图4到图7描述双点传送交换单元所有可能的输入包情形。
为了方便理解，图中所有相同组件或模块的参考编号是一样的。
具体实施方式
为了完整了解本发明交换电路的重要性以及本发明运作原理的优越性，首先扼要讨论与本发明密切相关的一些基本原理，同时介绍相关术语，以便更详细地说明本发明的实施例。
1.概观
交换过程中，收到的包其相邻两个位的时间间隔称为“位时间(bittime)”，用Δt表示。从包第一个输入位进入交换单元开始，到其输出第一个输出位为止，所经历的位时间就是交换单元的延迟时间。当我们说交换单元的延迟时间为nΔt时，即代表包第一个输入位进入交换单元开始，至其输出第一个输出位为止，共经历了n个位时间Δt。
每个包都携带有若干个包含着对应于该包的路由信息(routinginformation)的路由位(routing bit)，对某一个交换单元来说，如果它需要当中R个特定的路由位来做出其交换决策，那么这R个路由位对该交换单元而言就称为“区域路由字节(local routing bits)”，有时也称为“区域路由控制信号(local routing control signal)”。交换单元依据这R个位的区域路由控制信号做出交换决策。明显地，区域路由控制信号应该置于包的最前面，否则交换单元必须缓存(buffer)更多的资料才能产生其第一个输出。
现有的交换单元设计方法通常是在它产生第一个输出位前先将所有R个区域路由位缓存起来。R个位的缓存会导致交换单元的“区域缓存时间延迟(local buffering delay)”。交换单元内需要缓存的位越多，那么，控制逻辑所需的缓存器也越多，其复杂程度也更高。依据本发明，提出一种整合方式，可于带内控制信号编码方式和交换单元设计的应用上，使得交换单元无须等到所有R个位到齐就能产生连续输出位。换句话说，在交换单元确定输入端口和输出端口的间的最终路由连接的前，交换单元仅仅收到R个路由位中的前面几个位时，就已经可以确定它的第一个输出位，且随着后续到达的区域路由位，交换单元可以不断地确定相应的后续输出位。
假设交换单元需要知道最近Rj个位的路由控制信号才能产生其第j个输出位，那么包至少需要经历B个位的缓冲，这里B＝maxj{Rj-j}。如果交换引擎总共有K阶(stage)交换单元，那么包需经历总共KB位的延迟时间。另一方面，由于交换单元需要对每个输入包进行B＝maxj{Rj-j}位的缓存，其硬件实现时所需的缓冲缓存器数量与B成比例，所以，交换单元的最优化事实上就是要使B＝maxj{Rj-j}的数值尽可能地小，即min{B}。
如果一个交换单元有m个输入口和n个输出口，其规模可以m×n表示。理论上，带内控制的交换单元的规模可以是任意的。但是在实际应用中通常倾向于小的交换单元。否则，由于要应对较长的区域路由控制信号和要用较复杂的硬件逻辑，交换决策会很难即刻做出，因此会变成交换引擎的瓶颈，显然这样就失去了采用分布式控制的意义。在大多数情况下，交换单元采用最小规模，即最典型的2×2交换单元。在以下的叙述中，除非特别说明，文中所述的交换单元统指2×2交换单元。本发明引入一种崭新的带内控制信号的智能编码方式，说明相对最优化的并可实际应用的2×2交换单元。
如图1(A)所示，交换单元(100)有“input-0”(110)和“input-1”(111)两个包输入端口以及“output-0”(120)和“output-1”(121)两个包输出端口。在大多数文献中提到的交换单元是点对点(point-to-point)的，这种交换单元在本发明中称的为“单点传送(unicast)交换单元”或简称的为“单点传送单元”。如图1(B)和图2(C)所示，单点传送单元只有“直线(bar)”和“交叉(cross)”两种连接状态。当处于“bar”状态(151)时，input-0和input-1分别连接到output-0和output-1；而当处于“cross”状态(152)时，input-0和input-1则分别连接到output-1和output-0。本发明提出了另一种有4种连接状态的交换单元用于支持具有多播(multicast)功能的交换引擎。对照于单点传送，这种交换单元在本文中称的为“双点传送交换单元”或简称的为“双点传送单元”。双点传送单元除了有单点传送单元具有的“cross”和“bar”连接状态外，它另外还有如图1(D)和图2(E)所示的“bicast-0”和“bicast-1”两种连接状态。当处于bicast-0状态(161)时，input-0同时被连接到两个输出；而当处于bicast-1状态(162)时，输入input-1则同时连接到两个输出。这也就是为什么称其为双点传送单元的原因。
根据本发明，包的带内控制信号被精巧地编码，使得对于所有的j，其B＝maxj{Rj-j}可降至0，从而达到最优化交换单元的目的。换句话说，交换单元每收到分别来自两个输入包的各一个位，即可确定其两个输出端口的各自一个输出位。所以，本发明所描述的最优化的交换单元在实际应用中都可获得最小的延迟时间(delay)和最小的缓存(buffering)单位。
图2为用于简要说明带内控制交换单元的原理的方块图(200)。两个包比特流(bit stream)分别从输入端口(201，202)进入到两个移位缓存器(shift register)(203，204)。两个包的区域路由控制信号分别被取出一起给状态自动机(automata)(210)去确定交换单元每个位周期的连接状态。连接状态的实现完全依靠两个2×1的多任务器(multiplexer)(205，206)，每个多任务器的两个输入都分别连接到两个移位缓存器的输出；而它们的输出则分别直接连接至交换单元的两个输出(207，208)。另外，自动机的输出或者控制两个多任务器，以选择适当的移位缓存器输出作为交换单元的输出，或者强制输出适当的位以满足多播特征，细节留待下文再述。简单来说，要实现“bar状态”，上面的多任务器205和下面的多任务器206将被分别控制，使其分别选择上面的移位缓存器输出和下面的移位缓存器输出。对应地，要实现“cross状态”，自动机将分别控制上下两个多任务器选择下面的移位缓存器输出和上面的移位缓存器输出。要实现“bicast-0”状态，自动机将控制两个多任务器都选择上面的移位缓存器输出，同样地，要实现“bicast-1”状态，自动机则将控制两个多任务器都选择下面的移位缓存器输出。须要注意的是，双点传送的情况会略复杂，下文会有详述。
当交换单元的某个输入端口没有包输入时，该端口则称为“闲置端口(idle port)”。在实际应用中，闲置端口会收到一个表示空闲的“闲置包(idlepacket)”，这种闲置包通常用“0”比特流表示。因此，输入包不是真正的包，就是闲置包。对于单点传送交换单元来讲，真正的包可能欲交换到output-0输出端口或output-1输出端口，相应的包分别称为“0-向(0-bound)包”和“1-向(1-bound)包”，因此，对于任一单点传送交换单元来说，来自输入包的区域路由控制信号要表示出0-bound、1-bound和idle(闲置)三种类型。同样，对于双点传送交换单元来讲，真正的包除了0-bound包和1-bound包外，另外还有一种称为“双点传送(bicast)包”，即欲同时交换到output-0输出端口和output-1输出端口，因此，对于任一双点传送交换单元来说，来自输入包的区域路由控制信号要表示出0-bound、1-bound、bicast和idle四种类型。
当两个输入包欲交换到同一个输出口时，输出冲突(output contention)便会出现。解决输出冲突有多种不同的方法，在下文的例子中会提到其中一种方法。一个理想的单点传送单元是在任何时候只要没有输出冲突，它总是把0-bound包交换到output-0输出端口以及把1-bound包交换到输出端口output-1。因此，单点传送单元收到的两个输入包的所有可能组合以及相应的连接状态列表如下：
表1
| 单点传送单元的连接状态 | input-1的包 | |||
| “idle” | “0-bound” | “1-bound” | ||
| input-0的包 | “idle” | 任意 | Cross | bar |
| “0-bound” | bar | 取决于怎样解决output-0的输出冲突 | bar | |
| “1-bound” | cross | cross | 取决于怎样解决output-0的输出冲突 | |
双点传送交换单元的情形要比单点传送交换单元复杂得多。当两个输入包中没有双点传送包时，双点传送交换单元的所有行为完全同单点传送交换单元一样。然而，当其中有一个双点传送包时，其情形将是下列几个情形的一：
(a)另外一个输入包是“闲置包”：
双点传送包依据其所在的输入端口为input-0或input-1成功地通过相对应的bicast-0或bicast-1连接状态同时被复制(bicasted)到output-0输出端口和output-1输出端口。在此要特别注明的是，这里所说的“复制”还包含了以下两个特别处理过程：(1)将输送到ouput-0输出端口的包中的控制信号由“bicast”修改成“0-bound”和(2)将输送到ouput-1输出端口的包中的控制信号由“bicast”修改成“1-bound”。不然的话，这两个被复制的双点传送包有可能会被较后阶的双点传送交换单元再次被复制。所以，除非另外说明，否则本文所提到的和双点传送交换单元相关的“复制(bicasted)”都是指如上所述的过程。
(b)另外一个包是单点传送包(0-bound包或1-bound包)：合理的方法是将单点传送包交换到它欲去的输出口，而将双点传送包交换到另外一个端口。
(c)另外一个输入包也是“bicast包”：将它们分别交换到两个输出显然比复制其中一个到两个输出，另一个被删除掉要公平得多。因此，这种情况的连接状态可以是“bar”或“cross”，而不应是“bicast-1”或“bicast-1”。
总之，双点传送交换单元只有当输入包中一个是双点传送包而另一个是闲置包时才会激活复制功能。否则，双点传送包将只被交换到其中一个适当的输出端口。
双点传送单元收到的包的所有组合以及相应的连接状态如表2所示。
表2
| 双点传送单元的连接状态 | input-1的包 | ||||
| “idle” | “0-bound” | “1-bound” | “bicast” | ||
| input-0的包 | “idle” | 任意 | cross | bar | bicast-1 |
| “0-bound” | bar | 取决于怎样解决output-0的输出冲突 | bar | bar | |
| “1-bound” | cross | cross | 取决于怎样解决output-1的输出冲突 | cross | |
| “bicast” | bicast-0 | cross | bar | bar或cross | |
在本文中或相应的图中有时会用符号“0”、“1”、“I”和“B”来分别表示“0-bound”、“1-bound”、“idle”和“bicast”包或对应的0-bound、1-bound、idle和bicast的路由控制信号。
图3(A)表示出双点传送交换单元(300)两个输入端口input-0(310)和input-1(311)的输入包分别为双点传送(330)包和闲置包(331)时的情形。这种情况下，其连接状态被设置为bicast-0(360)，双点传送包通过bicast-0连接状态被复制到两个输出端口，其中output-0输出端口(320)的输出包的bicast路由控制信号被设定为0-bound(332)，而outpt-1输出端口(321)的输出包的双点传送路由控制信号被设定为1-bound(333)。稍微具体一点来说，当两个输入包的比特流顺序进入该双点传送单元时，前置码代表区域路由控制信号的路由字节首先到达，当两个路由字节分别被认定为代表双点传送和闲置时，双点传送单元就立即可以采取相应的行动：锁定连接状态为bicast-0，而双点传送包的那个双点传送路由字节在被送往output-0和output-1两个输出端口时，分别被强制设定为代表0-bound和1-bound控制信号的路由字节(此举等同于该双点传送路由字节分别被取代为代表0-bound控制信号的路由字节而在output-0输出端口输出和代表1-bound控制信号的路由字节而在output-1输出端口输出)最后该双点传送包的其余资料位将直接穿过由被锁定的bicast-0连接状态提供的数据信道被同时分送到两个输出端口，从而正确地完成预期的交换。须要注意的是，此处对整个机制的描述为了便于理解而略有简化，实际的运作情况在下文中会有更详细的描述。
同样地，图3(B)表示出双点传送交换单元两个输入端口input-0和input-1的输入包分别为闲置包(370)和双点传送包(371)的情形。这种情况下，其连接状态被设置为bicast-1(361)，双点传送包通过bicast-1连接状态被复制到两个输出端口，其中output-0输出端口的输出包的双点传送路由控制信号被设定为0-bound(372)，而outpt-1输出端口的输出包的双点传送路由控制信号被设定为1-bound(373)。
本发明所描述的最优化交换单元涉及到如何用简洁的交换控制方法完成自身的局部交换。事实上这种双点传送交换单元可用有限状态自动机(finite-state automata)来描述。这里共有五种状态，其中四种直接对应交换单元的bar、cross、bicast-0和bicast-1四种连接状态，而另外一种是与复制有关的“置0/1(set 0/1)”状态。针对每一次的包输入，交换决策过程事实上就是初始连接状态到最终连接状态的转移过程，过程是从包抵达开始至获得最终的交换状态止。当获得最终的交换状态时，自动机被锁定(latched)直至新的包抵达。这种自动机事实上已包括单点传送交换单元功能，因为单点传送交换单元只是双点传送交换单元的一种简化版本。有限状态自动机状态迁移的驱动事件主要是两个输入包的路由控制信号的位序列。每一次新的交换决策都针对两个输入包的路由控制信号，而这里每个包的路由控制信号有两个位，这样共有两个输入序列，每个序列有四种组合，合计共有十六种序列组合，即共有十六个可能的状态迁移驱动事件。具体情况要取决于采用何种编码，下文的实例中会有详述。表3则枚举出两个输入包的所有组合以及分别和每个组合相对应的正确结果，即每个相对应的自动机的最终状态和两个输出端口的输出包。所有交换决策过程最后都会相应地锁定在bar、cross、bicast-0和bicast-1四种连接状态之一，所以后续的资料位将直接贯穿由锁定的连接状态构成的数据信道抵达它们各自的目的端口。当两个输入都是“0-bound”包或都是“1-bound”包时便会出现输出冲突，其结果是可用不同的方法来处理，例如将其中一个包故意地交换到一个非其想去的输出端口或直接将其删除掉。对输出冲突的处理方法和本发明并没有直接关是，只是当考虑到为了尽可能减少交换的错误损失，我们会倾向于用前者，因为那个在此暂时走错路的包也许可以借着较后阶的交换单元最终还是有机会到达其最后的目的地。当两个输入都是“闲置包”时，自动机状态可以任意改变或保持其连接状态。当两个输入都是bicast包时，自动机状态可任意设置并锁定为cross或bar连接状态。
表3
| 输入包 | 最终自动机状态 | 输出包 | ||
| input-0 | input-1 | output-0 | output-1 | |
| “idle” | “idle” | 任意 | “idle” | “idle” |
| “idle” | “0-bound” | cross | “0-bound” | “idle” |
| “idle” | “1-bound” | bar | “idle” | “1-bound” |
| “idle” | “bicast” | bicast-1 | “0-bound” | “1-bound” |
| “0-bound” | “idle” | bar | “0-bound” | “idle” |
| “0-bound” | “0-bound” | 取决于怎样解决输出冲突 | ||
| “0-bound” | “1-bound” | bar | “0-bound” | “1-bound” |
| “0-bound” | “bicast” | bar | “0-bound” | “bicast” |
| “1-bound” | “idle” | cross | “idle” | “1-bound” |
| “1-bound” | “0-bound” | cross | “0-bound” | “1-bound” |
| “1-bound” | “1-bound” | 取决于怎样解决输出冲突 | ||
| “1-bound” | “bicast” | cross | “bicast” | “1-bound” |
| “bicast” | “idle” | bicast-0 | “0-bound” | “1-bound” |
| “bicast” | “0-bound” | cross | “0-bound” | “bicast” |
| “bicast” | “1-bound” | bar | “bicast” | “1-bound” |
| “bicast” | “bicast” | bar或cross | “bicast” | “bicast” |
2.新发明的编码方式
2.1一个随意编码方式的例子
通常用2个位就足以双点传送交换单元的四种可能的带内控制信号或单点传送交换单元的三种可能带内信号进行编码。表4表示一种随意的编码方式。
表4
| 带内控制信号 | 位码 | |
| 双点传送单元 | ‘Idle’ | “00” |
| ‘0-bound’ | “10” | |
| ‘1-bound’ | “11” | |
| ‘Bicast’ | “01” | |
| 单点传送单元 | ‘Idle’ | “00” |
| ‘0-bound’ | “10” | |
| ‘1-bound’ | “11” | |
这种编码方式的不足的处是交换单元，无论是单点传送交换单元还是单点传送交换单元，都必须将所有两个位读入后才能确定两个输出包的第一个输出位。例如，一个输入包的第一位在交换单元的输入端为“0”，而另一个输入包的第一个位在交换单元的另一输入端为“1”，由于以“1”开头的包既可能是“0-bound”包又可能是“1-bound”包。对于“0-bound”的情况，根据此编码方式，在output-0输出端口的第一个输出位应为“1”而在output-1输出端口的第一个输出位应为“0”。相对应地，对于“0-bound”的情况，根据此编码方式在output-0输出端口的第一个输出位应为“0”，而在output-1输出端口的第一个输出位应为“1”。也就是说要正确确定交换状态，交换单元必须等到每个包的第二个路由位到达后才能确定两个输出端口的第一个输出位。所以，R1＝2。因此，此编码方式的区域缓冲延迟时间B＝maxj{Rj-j}≥R1-1＝1。
2.2依据本发明的新编码方式
依据本发明设计的新编码方式去除了类似上例中的不足，使得区域缓冲延迟时间为零。具体地讲，一旦收到输入包的第一个位，交换单元便可立即确定第一个输出位，依此类推。
依据本发明最广义层面上讲，在新的编码方式中，不管是相对于双点传送交换单元的bar、cross、bicast和idle等四种可能带内控制信号或相对于单点传送交换单元的bar、cross和idle等三种可能带内控制信号，对“0-bound”和“1-bound”的编码，其第一个位必须是不同的。
实施例
对应于双点传送交换单元可考虑如下新的编码方式：
表5
| 带内控制信号 | 位码 |
| ‘Idle’ | “00” |
| ‘0-bound’ | “01” |
| ‘1-bound’ | “11” |
| ‘bicast’ | “10” |
为了更深入了解本发明，本发明的详细描述将采用实例(如表5所示的新编码方法)的方式来说明。然而，本发明所涉及的方法并不局限于所示的例证。归纳起来，采用本发明的各种编码方式中，其表示“0-bound”和“1-bound”包的相应路由位的第一个位必须是不同的。
图4至图7表示出所有双点传送交换单元可能遇到的各种情形。在这些图中，所有的双点传送交换单元以左边两个输入端口(上面是input-0输入端口，下面是input-1输入端口)和右边两个输出端口(上面是output-0输出端口，下面是output-1输出端口)的方式描述。各种情形的描述采用了序列符号It和Ot，它们表达的意义如下：
序列表达式It＝AB表示交换单元的input-0输入端口和input-1输入端口的第t个序列输入位分别为A和B。
序列表达式Ot＝AB表示交换单元的output-0输出端口和output-1输出端口的第t个序列输出位分别为A和B。
例如：序列表达式I1＝01表示交换单元的第一个输入序列在input-0输入端口的输入位为0，而在input-1输入端口的输入位为1。
最优化的双点传送交换单元获得B＝maxj{Rj-j}为0的方法描述如下：
情形1：I1＝01
第四图说明情形I1＝01。第一个输入序列I1＝01意味着在input-0输入端口的包第一个位(4011)为“0”，而在input-1输入端口的包第一个位(4012)为“1”。那么连接状态暂时设置为“bar”连接状态(4001)。这样，在output-0输出端口的第一个输出位(4021)为“0”，同样地，在output-1输出端口的第一个输出位(4022)为“1”，即O1＝01。当输入第一个输入序列I1＝01后，第二个输入序列I2的可能组合有四种。接下来的分析将表明不管I2是这四种组合中的哪一种，O1＝01都是正确的。换句话说R1＝1。
情形1.1：I2＝00
第二个输入序列I2＝00(4100)的情形，即在input-0输入端口和在input-1输入端口上的输入包分别是闲置包和双点传送包。这种情况下，其中的双点传送包可复制到两个输出端口，即将其中output-0输出端口的第二个输出位(4121)将强制“置1”并设置和锁定(图中用字母“L”表示)连接状态为bicast-1(4101)。这样的话，在output-1输出端口的第二个输出位(4122)为1，即O2＝11。结果output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形1.2：I2＝01
第二个输入序列I2＝01的情形(4200)，即在input-0输入端口和在input-1输入端口上的输入包分别是闲置包和1-bound包。这种情况下，其中的1-bound包可以交换到它的目的输出端口output-1输出端口。所以，连接状态被设置成bar(4201)并锁定。这样的话，在output-0输出端口的第二个输出位(4221)为“0”，而在output-1输出端口的第二个输出位(4222)为1，即O2＝01。结果，output-0输出端口的输出包的带内控制信号为“00”(闲置)而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形1.3：I2＝11
第二个输入序列I2＝11的情形(4300)类似于情形I2＝01。即在input-0输入端口和在input-1输入端口上的输入包分别是0-bound据包和1-bound包。这种情况下，两个输入包都可以交换到它的目的输出端口。所以，连接状态被设置成bar(4301)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为1，即O2＝11。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形1.4：I2＝10
第二个输入序列I2＝10的情形(4400)类似于情形I2＝01。即在input-0输入端口和在input-1输入端口上的输入包分别是0-bound包和bicast包。这种情况下，0-bound包交换到它的目的端口output-0输出端口，而bicast包则交换到另外一个输出端口output-1输出端口。所以，连接状态被设置成bar(4401)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为0，即O2＝10。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“10”(bicast)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形2：I1＝10
第五图说明第一个输入序列I1＝10的各种情形。与情形1相对称，这种情形下的O1同样为“01”。当输入第一个输入序列I1＝10后，第二个输入序列I2的可能组合有四种。接下来的分析将表明不管I2是这四种组合中的哪一种，O1＝01都是正确的。换句话说R1＝1。
情形2.1：I2＝00
第二个输入序列I2＝00(5100)的情形，即在input-0输入端口和在input-1输入端口上的输入包分别是双点传送包和闲置包。这种情况下，其中的双点传送包可复制到两个输出端口，即将其中output-0输出端口的第二个输出位将强制“置1”并设置和锁定连接状态为bicast-0(5101)。这样的话，在output-1输出端口的第二个输出位为1，即O2＝11。结果output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形2.2：I2＝01
第二个输入序列I2＝01(5200)的情形，即在input-0输入端口和在input-1输入端口上的输入包分别是bicast包和0-bound包。这种情况下，0-bound包交换到它的目的端口output-0输出端口，而bicast包则交换到另外一个输出端口output-1输出端口。所以，连接状态被设置成cross(5201)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为0，即O2＝10。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而输出端口outpt-1的输出包的带内控制信号为“10”(bicast)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形2.3：I2＝11
第二个输入序列I2＝11的情形(5300)，即在input-0输入端口和在input-1输入端口上的输入包分别是1-bound据包和0-bound包。这种情况下，两个输入包都可以交换到各自的目的输出端口。所以，连接状态被设置成cross(5301)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为1，即O2＝11。结果，输出端口output-0的输出包的带内控制信号为“01”(0-bound)而输出端口outpt-1的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形2.4：I2＝10
第二个输入序列I2＝01的情形(5400)，即在input-0输入端口和在input-1输入端口上的输入包分别是1-bound包和闲置包。这种情况下，其中的1-bound包可以交换到它的目的输出端口output-1输出端口。所以，连接状态被设置成cross(5401)并锁定。这样的话，在output-0输出端口的第二个输出位为“0”，而在output-1输出端口的第二个输出位为1，即O2＝01。结果，output-0输出端口的输出包的带内控制信号为“00”(闲置)而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形3：I1＝00
第六图说明第一个输入序列I1＝00的情形，这种情形下任何一种连接状态都可以达到O1＝“00”。当输入第一个输入序列I1＝00后，第二个输入序列I2的可能组合有四种。接下来的分析将表明不管I2是这四种组合中的哪一种，O1＝00都是正确的。换句话说R1＝1。
情形3.1：I2＝00
第二个输入序列I2＝00(6100)的情形，即在input-0输入端口和在input-1输入端口上的输入包都是闲置包。这种情况下，连接状态可以设置成是任何一个状态并且与是否锁定无关，这样的话，在output-0输出端口和output-0输出端口的第二个输出位都是为0，即O2＝00。结果，输出包都是闲置包。另一方面，从工程实现方面考虑，设定并锁定一个确定的连接状态如“bar”(6101)是合理的，如第六图所示。这种情况下，R2＝2。
情形3.2：I2＝11
第二个输入序列I2＝11(6200)的情形意味着在input-0输入端口和在input-1输入端口上的输入包都是0-bound包。这种情况下，连接状态可以设定成bar或cross并且与是否锁定无关。显然，其中一个包会错误地交换到某一输出端口。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位也为1，即O2＝11。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而输出端口outpt-1的输出包的带内控制信号也为“01”(0-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
另一方面，从实际应用方面考虑，暂时不锁定状态是合理的。例如，如果包又分成一定数量的优先级(priority)分类，并且用相应的位资料大小表示优先级的大小，这些优先级位资料紧跟在带内控制信号后面。在其后的处理中，即使比较输入的优先级位，当发现两个输入包的优先级位位不同时，立即以优先级较高的包为目标设定连接状态并锁定。在所的这种情形中，由于两个输入包都是0-bound包，有较高优先级的包将有特权交换到输出端口output-0。所以当I3＝10(6500)，意味着在输入端口input-0上的包比在输入端口input-0上的包有较高优先级，因此连接状态设置成“bar”并锁定(6501)；当I3＝01(6600)，情形恰恰相反，连接状态设置成“cross”并锁定(6601)。一旦两个输入包的优先级完全一样，连接状态设定成bar或cross已无任何区别。在一些工程实现时，所有余下的资料位仍可被用作区别位。需要注意的是在这种情况下，B＝maxj{Rj-j}仍然为0。
情形3.3：I2＝10
第二个输入序列I2＝10的情形(6300)，即在input-0输入端口和input-1输入端口上的输入包分别是0-bound包和闲置包。这种情况下，0-bound输入包可以交换到它的目的输出端口output-0。所以，连接状态被设置成bar(6301)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为0，即O2＝10。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“00”(idle)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形3.4：I2＝01
第二个输入序列I2＝01的情形(6400)，即在input-0输入端口和input-1输入端口上的输入包分别是闲置包和0-bound包。这种情况下，0-bound输入包可以交换到它的目的输出端口output-0。所以，连接状态被设置成cross(6401)并锁定。这样的话，在output-0输出端口的第二个输出位为“1”，而在output-1输出端口的第二个输出位为0，即O2＝10。结果，output-0输出端口的输出包的带内控制信号为“01”(0-bound)而outpt-1输出端口的输出包的带内控制信号为“00”(闲置)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形4：I1＝11
第七图说明第一个输入序列I1＝11的情形。这种情形下任何一种连接状态都可以达到O1＝“11”。当输入第一个输入序列I1＝11后，第二个输入序列I2的可能组合有四种。接下来的分析将表明不管I2是这四种组合中的哪一种，O1＝11都是正确的。换句话说R1＝1。
情形4.1：I2＝00
第二个输入序列I2＝00的情形(7100)意味着两个输入包都是bicast包，这种情况下连接状态可以设定成bar或cross并且与是否锁定无关，其输出都是O2＝00。无论它们的优先级是否相同，其连接状态为“bar”或“cross”都一样好。这种情况下，R2＝2。
情形4.2：I2＝11
第二个输入序列I2＝11的情形(7200)意味着两个输入包都是1-bound包，这种情况下连接状态可以设定成bar或cross，其输出都是O2＝11。随后的处理可以采用类似情形情形3.2所述的优先级处理方式处理。这种情况下，R2＝2。
情形4.3：I2＝10
第二个输入序列I2＝10的情形(7300)，即在input-0输入端口和input-1输入端口上的输入包分别是1-bound包和bicast包。这种情况下，1-bound包交换到它的目的端口output-1输出端口，而bicast包则交换到另外一个输出端口output-0输出端口。所以，连接状态被设置成cross(7301)并锁定。这样的话，在output-0输出端口的第二个输出位为“0”，而在output-1输出端口的第二个输出位为1，即O2＝01。结果，output-0输出端口的输出包的带内控制信号为“10”(bicast)，而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
情形4.4：I2＝01
第二个输入序列I2＝01(7400)的情形，即在input-0输入端口和在input-1输入端口上的输入包分别是bicast包和1-bound包，这种情况下，1-bound包交换到它的目的端口output-1输出端口，而bicast包则交换到另外一个输出端口output-0输出端口。所以，连接状态被设置成bar(7401)并锁定。这样的话，输出端口output-0的第二个输出位为“0”，而output-1输出端口的第二个输出位为1，即O2＝01。结果，output-0输出端口的输出包的带内控制信号为“10”(bicast)，而outpt-1输出端口的输出包的带内控制信号为“11”(1-bound)。余下的包的资料位将直接贯穿由被锁定的连接状态提供的数据信道，从而正确地完成所期望的交换。这种情况下，R2＝2。
综上结果，依本发明而提出的编码方式，maxj{Rj-j}总是为0，这样，相应的双点传送交换单元被最优化。
以上叙述的方法是以表5所代表举例的编码方式进行的。表5左边列中的4项，即“00”，“01”，“11”和“10”可以映像成其它可能的编码方式，只要这些方式能满足以下要求：
0-bound包编码的第一个位与1-bound包编码的第一个位必须不同。
此外，当单点传送交换单元采用同上述双点传送交换单元编码方法中对“idle”、“0-bound”和“1-bound”相同编码时，总延迟时间完全主要取决于多阶互连网络的阶数与每一阶交换单元区域延迟时间的乘积。因此，当交换单元中所有区域延迟时间减少时，总延迟时间也会按比例减少。或者说交换单元中所有的区域延迟时间减小到某种比率，那么总延迟时间也会相应地缩减大致相同的比率。同样地，当交换单元最优化后，总的缓存要求也会降低很多。比较前面所阐明的两个例子，一个是随机编码方式，另一个是依据本发明提出的新编码方式，它们的不同的处是分别以区域缓存数maxj{Rj-j}为1和0的交换单元堆积成整个多阶互连网络形式的交换引擎。
本发明虽已于此详细表示与说明，然先前的说明仅是例示发明的原理与精神，本领域的专业人士可依据本发明而轻易衍生出其它变化例，但这些变化例亦应包含于本案的范围内。此外，此处所述的实例与条件用语是为有助于读者了解本发明的原理与概念，而非用于将本发明限制于此范围。另外，此处所有关于本案精神、形式与实施例的陈述以及其特定实例均包含与其构造与功能上均等者。同时，此均等涵盖过去已知与未来将发展的所有此等构造与功能。
此外，本领域的专业人士应了解，此处所用的方块图是一种举例说明实施本发明原理电路设计的示意图。
Claims (6)
1.一种交换网络的包路由方法，其中该交换网络包括多阶的交换单元，每一交换单元于其输入端口接收包作为其区域输入包，并于其输出端口产生包作为其区域输出包，每一包均具有至少一个带内控制信号，每一个带内控制信号是有一相对应的交换单元将该带内控制信号视为该交换单元的区域带内控制信号，及为该交换单元做交换决策之用，该方法包括：
根据一预定的编码法则将每一包的每一个带内控制信号编成至少一个位；以及
参考该编码方式，每一交换单元根据该交换单元的每个区域输入包中与该交换单元相对应的区域带内控制信号中的部份或全部位做出交换决策，并根据该交换决策，相应地于其输出端口产生其区域输出包的输出位，以完成对该交换单元的区域输入包的路由。
2.如权利要求1的方法，其特征在于每一交换单元是一双点传送交换单元，而输入至每一交换单元的区域输入包均包括闲置、0-向、1-向、以及双点传送等包型式，其中每一种包型式均对应至不同的带内控制信号，该编码包括以至少两个位来对每一带内控制信号进行编码，且该编码法则包括一种位编码方式，是使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
3.如权利要求1的方法，其特征在于每一交换单元是一单点传送交换单元，而输入至每一交换单元的区域输入包均包括闲置、0-向、以及1-向等包型式，其中每一种包型式均对应至不同的带内控制信号，该编码包括以至少两个位来对每一带内控制信号进行编码，且该编码法则包括一种位编码方式，是使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
4.一种包路由系统，包括：
多阶的交换单元，每一交换单元于其输入端口接收包作为其区域输入包，并于其输出端口产生包作为其区域输出包，每一包均具有至少一个带内控制信号，每一个带内控制信号是有一相对应的交换单元将该带内控制信号视为该交换单元的区域带内控制信号，及为该交换单元做交换决策的用；
一编码器，用于根据一预定的编码法则将每一包的每一个带内控制信号编成至少一个位；以及
一产生器，参考该编码方式，于每一交换单元产生其区域输出包的输出位，以完成对该交换单元的区域输入包的路由，此处输出位的产生是相应于该交换单元根据其每个区域输入包中与该交换单元相对应的区域带内控制信号中的部份或全部位所做出的交换决策。
5.如权利要求4的系统，其特征在于每一交换单元是一双点传送交换单元，而输入至每一交换单元的区域输入包均包括闲置、0-向、1-向、以及双点传送等包型式，其中每一种包型式均对应至不同的带内控制信号，该编码器包括以至少两个位来对每一带内控制信号进行编码的装置，且该编码法则包括一种位编码方式，使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
6.如权利要求4的系统，其特征在于每一交换单元是一单点传送交换单元，而输入至每一交换单元的区域输入包均包括闲置、0-向、以及1-向等包型式，其中每一种包型式均对应至不同的带内控制信号，该编码器包括以至少两个位来对每一带内控制信号进行编码的装置，且该编码法则包括一种位编码方式，使得对应于0-向包型式的带内控制信号码的第一位有别于对应于1-向包型式的带内控制信号码的第一位。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/082,450 | 2002-02-23 | ||
| US10/082,450 US7609695B2 (en) | 2001-06-15 | 2002-02-23 | Optimizing switching element for minimal latency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1445966A true CN1445966A (zh) | 2003-10-01 |
| CN1287566C CN1287566C (zh) | 2006-11-29 |
Family
ID=28038769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03106082XA Expired - Fee Related CN1287566C (zh) | 2002-02-23 | 2003-02-21 | 交换网络的包路由方法与系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7609695B2 (zh) |
| CN (1) | CN1287566C (zh) |
| TW (1) | TWI236814B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022183789A1 (zh) * | 2021-03-05 | 2022-09-09 | 中兴通讯股份有限公司 | 数据交换系统、方法及存储介质 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6591285B1 (en) * | 2000-06-16 | 2003-07-08 | Shuo-Yen Robert Li | Running-sum adder networks determined by recursive construction of multi-stage networks |
| WO2004086242A1 (en) * | 2003-03-24 | 2004-10-07 | Sony Computer Entertainment Inc. | Crossbar switch, method and program for controlling operation thereof |
| US8437347B2 (en) * | 2003-10-14 | 2013-05-07 | Qualcomm Incorporated | Scalable encoding for multicast broadcast multimedia service |
| US8452929B2 (en) | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
| KR101331569B1 (ko) | 2005-04-21 | 2013-11-21 | 바이올린 메모리 인코포레이티드 | 상호접속 시스템 |
| US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
| US8112655B2 (en) | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
| US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
| US8107468B2 (en) * | 2006-11-07 | 2012-01-31 | Media Global Links Co., Ltd. | Non-blocking multicast switching system and a method for designing thereof |
| UA106213C2 (ru) * | 2008-10-10 | 2014-08-11 | Басф Се | Жидкие препараты для защиты растений, содержащие пираклостробин |
| WO2010063309A1 (en) * | 2008-12-01 | 2010-06-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio link aggregation |
| JP5910383B2 (ja) * | 2012-07-19 | 2016-04-27 | 株式会社ソシオネクスト | スキュー低減回路 |
| US8984206B2 (en) | 2012-10-31 | 2015-03-17 | International Business Machines Corporation | Weightage-based scheduling for hierarchical switching fabrics |
| US8902899B2 (en) | 2013-02-08 | 2014-12-02 | International Business Machines Corporation | Input buffered switching device including bypass logic |
| US9667564B2 (en) | 2013-08-28 | 2017-05-30 | International Business Machines Corporation | Implementing hierarchical high radix switch with timesliced crossbar |
| US9467396B2 (en) | 2014-04-11 | 2016-10-11 | International Business Machines Corporation | Simultaneous transfers from a single input link to multiple output links with a timesliced crossbar |
| DE102015107509A1 (de) * | 2014-10-14 | 2016-04-14 | Infineon Technologies Ag | Chip und Verfahren zum Betreiben einer Verarbeitungsschaltung |
| CN113728583B (zh) * | 2019-04-23 | 2022-12-02 | 量子熵有限公司 | 数字系统的增强的随机性 |
| US11121790B2 (en) * | 2019-08-21 | 2021-09-14 | Arista Networks, Inc. | Latency reduction in ethernet frames |
Family Cites Families (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523273A (en) | 1982-12-23 | 1985-06-11 | Purdue Research Foundation | Extra stage cube |
| KR900006793B1 (ko) | 1984-10-18 | 1990-09-21 | 휴우즈 에어크라프트 캄파니 | 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법 |
| FR2611411B1 (fr) | 1987-02-27 | 1989-04-21 | Francois Joel | Systeme de commutation de multiplex temporels hybrides |
| US4945534A (en) | 1987-09-10 | 1990-07-31 | Compunetics, Inc. | Programmable conferencing module for ring arrays and switchable ring array networks |
| US5367518A (en) | 1987-10-15 | 1994-11-22 | Network Equipment Technologies, Inc. | Self-routing switching element and fast packet switch |
| US4899334A (en) | 1987-10-19 | 1990-02-06 | Oki Electric Industry Co., Ltd. | Self-routing multistage switching network for fast packet switching system |
| US4852091A (en) | 1988-04-21 | 1989-07-25 | Bell Communications Research, Inc. | High capacity communication system utilizing OR-type channels |
| US4970507A (en) | 1989-03-17 | 1990-11-13 | Gte Laboratories Incorporated | Broadband switching matrix for delay equalization and elimination of inversion |
| US5148428A (en) | 1989-05-02 | 1992-09-15 | Bell Communictions Research, Inc. | Modular architecture for very large packet switch |
| JP2865706B2 (ja) | 1989-05-31 | 1999-03-08 | 株式会社日立製作所 | スイツチングシステム |
| US4955017A (en) | 1989-08-29 | 1990-09-04 | At&T Bell Laboratories | Growable packet switch architecture |
| US5123011A (en) | 1989-09-27 | 1992-06-16 | General Electric Company | Modular multistage switch for a parallel computing system |
| WO1991005375A1 (en) | 1989-09-29 | 1991-04-18 | Syracuse University | Method and apparaus for simulating an interconnection network |
| JP2909165B2 (ja) | 1990-07-27 | 1999-06-23 | 株式会社東芝 | 広帯域通信網、エンドユーザ端末、通信網、広帯域通信ノード、通信ノード、インターフェースアダプタ、マルチポイント接続インターフェース、マルチポイント接続制御装置及びアクセスユニット |
| DE69131308T2 (de) | 1990-08-18 | 2000-01-13 | Toshiba Kawasaki Kk | ATM-Breitbandvermittlungsnetze mit Teilnehmerzugriffseinheiten, die durch einen Ring verbunden sind |
| US5166926A (en) | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
| US5450074A (en) | 1991-02-27 | 1995-09-12 | Nec Corporation | Method for setting branch routes in a three-stage cross-connect switch system |
| US5321813A (en) | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
| US5451936A (en) | 1991-06-20 | 1995-09-19 | The Johns Hopkins University | Non-blocking broadcast network |
| US5216668A (en) | 1991-08-19 | 1993-06-01 | Pacific Bell | Modulated nonblocking parallel banyan network |
| JP3022903B2 (ja) | 1992-07-27 | 2000-03-21 | 富士ゼロックス株式会社 | 画像回転装置 |
| US5371495A (en) | 1992-01-24 | 1994-12-06 | Intel Corporation | Deterministic routing method for minimal switch circuits |
| IT1259342B (it) | 1992-03-17 | 1996-03-12 | Cselt & Centro Studi E Lab Tel | Elemento di commutazione di cella ad elevata velocita' di cifra in tecnologia cmos |
| US5327552A (en) * | 1992-06-22 | 1994-07-05 | Bell Communications Research, Inc. | Method and system for correcting routing errors due to packet deflections |
| US5471628A (en) | 1992-06-30 | 1995-11-28 | International Business Machines Corporation | Multi-function permutation switch for rotating and manipulating an order of bits of an input data byte in either cyclic or non-cyclic mode |
| US5367520A (en) | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
| ES2164064T3 (es) | 1992-12-18 | 2002-02-16 | Cit Alcatel | Nodo de conmutacion atm y elementos de conmutacion atm con medios logicos de encaminamiento. |
| US5396231A (en) | 1993-02-08 | 1995-03-07 | Martin Marietta Corporation | Modular communications interconnection |
| US5623698A (en) | 1993-04-30 | 1997-04-22 | Cray Research, Inc. | Memory interconnect network having separate routing networks for inputs and outputs using switches with FIFO queues and message steering bits |
| US5353283A (en) | 1993-05-28 | 1994-10-04 | Bell Communications Research, Inc. | General internet method for routing packets in a communications network |
| JP3095314B2 (ja) | 1993-08-31 | 2000-10-03 | 株式会社日立製作所 | パス切替方式 |
| US5483541A (en) | 1993-09-13 | 1996-01-09 | Trw Inc. | Permuted interleaver |
| US5541914A (en) | 1994-01-19 | 1996-07-30 | Krishnamoorthy; Ashok V. | Packet-switched self-routing multistage interconnection network having contention-free fanout, low-loss routing, and fanin buffering to efficiently realize arbitrarily low packet loss |
| US5526344A (en) | 1994-04-15 | 1996-06-11 | Dsc Communications Corporation | Multi-service switch for a telecommunications network |
| US5583861A (en) | 1994-04-28 | 1996-12-10 | Integrated Telecom Technology | ATM switching element and method having independently accessible cell memories |
| US5671222A (en) | 1994-06-06 | 1997-09-23 | Lucent Technologies Inc. | Multicast routing in self-routing multistage networks |
| US5602844A (en) * | 1994-11-15 | 1997-02-11 | Xerox Corporation | Self routing crossbar switch suitable for use as a switching fabric in an ATM switch |
| US5517495A (en) | 1994-12-06 | 1996-05-14 | At&T Corp. | Fair prioritized scheduling in an input-buffered switch |
| EP0719065A1 (en) | 1994-12-20 | 1996-06-26 | International Business Machines Corporation | Multipurpose packet switching node for a data communication network |
| US5500858A (en) | 1994-12-20 | 1996-03-19 | The Regents Of The University Of California | Method and apparatus for scheduling cells in an input-queued switch |
| FR2732534B1 (fr) | 1995-03-27 | 1997-06-06 | Met | Commutateur atm utilisant une commutation synchrone par groupes de lignes |
| KR100262682B1 (ko) | 1995-04-15 | 2000-08-01 | 최병석 | 멀티캐스트 atm교환기 및 그멀티캐스트 경합조정방법 |
| JP3094849B2 (ja) | 1995-06-21 | 2000-10-03 | 株式会社日立製作所 | 並列計算機およびその多段結合網 |
| US5724349A (en) | 1995-08-31 | 1998-03-03 | Lucent Technologies Inc. | Terabit per second ATM packet switch having out-of-band control with multi casting |
| KR0150367B1 (ko) | 1995-12-19 | 1998-11-02 | 양승택 | 완결 결합형 에이티엠 스위칭 장치 |
| US5963554A (en) | 1995-12-26 | 1999-10-05 | Samsung Electronics Co., Ltd. | ATM switch device constructed from Banyan network and its installation method |
| US5689506A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Multicast routing in multistage networks |
| US5689505A (en) | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Buffering of multicast cells in switching networks |
| US5802052A (en) | 1996-06-26 | 1998-09-01 | Level One Communication, Inc. | Scalable high performance switch element for a shared memory packet or ATM cell switch fabric |
| US5841775A (en) | 1996-07-16 | 1998-11-24 | Huang; Alan | Scalable switching network |
| US6052373A (en) | 1996-10-07 | 2000-04-18 | Lau; Peter S. Y. | Fault tolerant multicast ATM switch fabric, scalable speed and port expansion configurations |
| US6563819B1 (en) | 1996-10-14 | 2003-05-13 | Samsung Electronics Co., Ltd. | Augmented ring-banyan network and method for controlling routing therein |
| JPH10126419A (ja) | 1996-10-23 | 1998-05-15 | Nec Corp | Ａｔｍ交換機システム |
| FI103312B (fi) | 1996-11-06 | 1999-05-31 | Nokia Telecommunications Oy | Kytkentämatriisi |
| US6188690B1 (en) * | 1996-12-12 | 2001-02-13 | Pmc-Sierra, Inc. | Method and apparatus for high speed, scalable communication system |
| US6493347B2 (en) | 1996-12-16 | 2002-12-10 | Juniper Networks, Inc. | Memory organization in a switching device |
| US5949778A (en) | 1996-12-31 | 1999-09-07 | Northern Telecom Limited | High performance fault tolerant switching system for multimedia satellite and terrestrial communications switches |
| US5991305A (en) | 1997-02-14 | 1999-11-23 | Advanced Micro Devices, Inc. | Integrated multiport switch having independently resettable management information base (MIB) |
| US6307854B1 (en) | 1997-03-19 | 2001-10-23 | British Telecommunications Public Limited Company | Telecommunications switch |
| US5940389A (en) | 1997-05-12 | 1999-08-17 | Computer And Communication Research Laboratories | Enhanced partially self-routing algorithm for controller Benes networks |
| US5987028A (en) | 1997-05-12 | 1999-11-16 | Industrial Technology Research Insitute | Multiple channel ATM switch |
| KR100211123B1 (ko) * | 1997-05-23 | 1999-07-15 | 윤종용 | 고속 패킷 스위칭을 위한 다단 상호 연결 망 |
| US6081512A (en) | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | Spanning tree support in a high performance network device |
| FI104671B (fi) | 1997-07-14 | 2000-04-14 | Nokia Networks Oy | Kytkentäkenttäjärjestely |
| FI104672B (fi) | 1997-07-14 | 2000-04-14 | Nokia Networks Oy | Kytkinjärjestely |
| US6160806A (en) | 1997-08-14 | 2000-12-12 | Alcatel Usa Sourcing, L.P. | High density unit shelf with network interface cards and method |
| US6370155B1 (en) | 1997-08-14 | 2002-04-09 | Alcatel Usa Sourcing, L.P. | High density unit shelf network interface card and method |
| US6259699B1 (en) | 1997-12-30 | 2001-07-10 | Nexabit Networks, Llc | System architecture for and method of processing packets and/or cells in a common switch |
| US6563837B2 (en) | 1998-02-10 | 2003-05-13 | Enterasys Networks, Inc. | Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size |
| US6215786B1 (en) | 1998-04-06 | 2001-04-10 | Lockheed Martin Corporation | Implementation of multi-stage switching networks |
| JP3111988B2 (ja) | 1998-06-26 | 2000-11-27 | 日本電気株式会社 | Ａｔｍ交換機のスイッチ制御システム |
| US6973090B2 (en) | 1998-07-22 | 2005-12-06 | Synchrodyne Networks, Inc. | Switching with multiple time references |
| US6611519B1 (en) | 1998-08-19 | 2003-08-26 | Swxtch The Rules, Llc | Layer one switching in a packet, cell, or frame-based network |
| WO2000016260A1 (fr) | 1998-09-11 | 2000-03-23 | Sony Corporation | Processeur de donnees et procede de conversion de sequences de donnees |
| US6600741B1 (en) | 1999-03-25 | 2003-07-29 | Lucent Technologies Inc. | Large combined broadband and narrowband switch |
| US6400708B1 (en) | 1998-09-28 | 2002-06-04 | Verizon Services Corp. | D-channel voice communications |
| US6473827B2 (en) | 1998-12-22 | 2002-10-29 | Ncr Corporation | Distributed multi-fabric interconnect |
| JP2000235199A (ja) | 1999-02-15 | 2000-08-29 | Oki Electric Ind Co Ltd | 光スイッチ |
| US6747971B1 (en) | 1999-04-20 | 2004-06-08 | Cisco Technology, Inc. | Crosspoint switch with independent schedulers |
| US6625241B2 (en) | 1999-07-13 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Data communications bit stream combiner/decombiner |
| JP2001045061A (ja) | 1999-08-02 | 2001-02-16 | Hitachi Ltd | 通信ノード装置 |
| US6757282B1 (en) | 1999-11-09 | 2004-06-29 | Synchrodyne Networks, Inc. | Fast switching of data packet with common time reference |
| US6621828B1 (en) | 1999-12-01 | 2003-09-16 | Cisco Technology, Inc. | Fused switch core and method for a telecommunications node |
| US6757281B1 (en) | 1999-12-16 | 2004-06-29 | Xerox Corporation | Route server |
| US6714562B1 (en) | 2000-03-10 | 2004-03-30 | International Business Machines Corporation | Method and apparatus for segmenting network traffic variable length frames |
| US6628651B1 (en) | 2000-04-03 | 2003-09-30 | Tellabs Operations, Inc. | Communication switching techniques with improved frame format |
| US6798777B1 (en) | 2000-04-17 | 2004-09-28 | Juniper Networks, Inc. | Filtering and route lookup in a switching device |
| US6591285B1 (en) | 2000-06-16 | 2003-07-08 | Shuo-Yen Robert Li | Running-sum adder networks determined by recursive construction of multi-stage networks |
| US6850524B1 (en) | 2000-07-31 | 2005-02-01 | Gregory Donald Troxel | Systems and methods for predictive routing |
| US6834038B1 (en) | 2000-08-11 | 2004-12-21 | Orckit Communications Ltd. | Protection against master unit failure in remote network access multiplexing |
| US6829237B2 (en) * | 2000-10-06 | 2004-12-07 | Irvine Sensors Corporation | High speed multi-stage switching network formed from stacked switching layers |
-
2002
- 2002-02-23 US US10/082,450 patent/US7609695B2/en not_active Expired - Fee Related
-
2003
- 2003-02-21 TW TW092103726A patent/TWI236814B/zh not_active IP Right Cessation
- 2003-02-21 CN CNB03106082XA patent/CN1287566C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022183789A1 (zh) * | 2021-03-05 | 2022-09-09 | 中兴通讯股份有限公司 | 数据交换系统、方法及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200420040A (en) | 2004-10-01 |
| TWI236814B (en) | 2005-07-21 |
| CN1287566C (zh) | 2006-11-29 |
| US20030118054A1 (en) | 2003-06-26 |
| US7609695B2 (en) | 2009-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1287566C (zh) | 交换网络的包路由方法与系统 | |
| US7157934B2 (en) | Programmable asynchronous pipeline arrays | |
| EP4216062A1 (en) | Arbitrating portions of transactions over virtual channels associated with an interconnect | |
| US7895412B1 (en) | Programmable arrayed processing engine architecture for a network switch | |
| Ferretti et al. | Single-track asynchronous pipeline templates using 1-of-N encoding | |
| Sivaram et al. | HIPIQS: A high-performance switch architecture using input queuing | |
| CN87104185A (zh) | 转换信息的方法和开关 | |
| CN102063408B (zh) | 一种多核处理器片内数据总线 | |
| JP2012504264A (ja) | データストリームの並行処理装置 | |
| US11730325B2 (en) | Dual mode interconnect | |
| CN101414973B (zh) | 一种传输数据包的方法及装置 | |
| JPH06502033A (ja) | スカラブル パラレル ベクトル コンピュータシステム | |
| Konishi et al. | PCA-1: A fully asynchronous, self-reconfigurable LSI | |
| CN1160620C (zh) | 带算术逻辑单元和堆栈的数据处理器 | |
| US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| Qian et al. | Fsnoc: A flit-level speedup scheme for network on-chips using self-reconfigurable bidirectional channels | |
| US6867617B2 (en) | Half-rate clock logic block and method for forming same | |
| JP2002063025A (ja) | 可変長データ処理用プロセッサ | |
| Xing et al. | Optimal liveness Petri net controllers with minimal structures for automated manufacturing systems | |
| CN105471422B (zh) | 集成辅助逻辑运算单元的可编程逻辑模块 | |
| US7181661B2 (en) | Method and system for broadcasting data to multiple tap controllers | |
| CN1151432C (zh) | 包含寄存器堆栈的数据处理器 、数据处理方法以及一种控制器 | |
| Mariño et al. | Loopback strategy for in-vehicle network processing in automotive gateway network on chip | |
| US8706987B1 (en) | Structured block transfer module, system architecture, and method for transferring | |
| CN105207958B (zh) | 一种元数据处理方法、交换机及控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE Free format text: FORMER OWNER: TARABAULL CO. LTD. Effective date: 20041029 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20041029 Address after: Taiwan, China Applicant after: Industrial Technology Research Institute Address before: Room 19, building second, 1908, Central Plaza, new town, Shatin, New Territories, Hongkong Applicant before: Tarabaull Co. Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061129 Termination date: 20170221 |